《历历在目》——以第九艺术的方式见证伟大人生
06-21
Achronix宣布立即推出适用于人工智能/机器学习和网络硬件加速应用的第四代Speedcore eFPGA IP·与之前相比与上一代Speedcore嵌入式FPGA（eFPGA）产品相比，Speedcore Gen4的性能提升了60%，功耗降低了50%，芯片面积减少了65%。
新的机器学习处理器 (MLP) 单元模块为人工智能/机器学习 (AI/ML) 应用提供 % 更高的性能加利福尼亚州圣克拉拉，2019 年 12 月 4 日 - 基于现场可编程门阵列 (FPGA) 的硬件加速器设备高性能嵌入式 FPGA 半导体知识产权（IP 领导者 eFPGA Achronix Semiconductor）今天宣布将立即推出第四代嵌入式 FPGA 产品 Speedcore? Gen4 eFPGA IP，支持客户将 FPGA 功能集成到其 SoC 中。
Speedcore Gen4在保留原有Speedcore eFPGA IP功能的同时，性能提升60%，功耗降低50%，芯片面积缩小65%，为广泛的计算、网络和应用领域带来可编程硬件加速能力。
存储应用程序实现接口协议桥接/转换、算法加速和数据包处理。
在 Speedcore Gen4 架构中，Achronix 将机器学习处理器 (MLP) 添加到 Speedcore 中可用的资源库单元模块中。
MLP 模块是一种高度灵活的计算引擎，与内存紧密耦合，为人工智能和机器学习 (AI/ML) 应用提供最高性能/功耗和最低成本的解决方案。
Achronix 半导体总裁兼首席执行官 Robert Blake 表示：“Achronix 是第一家向 SoC 开发公司提供量产 eFPGA IP 的公司，使他们能够创建支持各种新应用的可编程数据加速器。
” “新的 Speedcore Gen4 eFPGA 架构提供了以前仅在 ASIC 中提供的硬件加速的最佳平衡，以及我们经过生产验证的 FPGA 技术的灵活性和可编程性，为新兴的人工智能/机器学习和高数据带宽提供了爆炸性的支持对应用程序的需求。
Robert 补充道：“我们使用相同的经过验证的方法为客户提供最新的 Speedcore Gen4 eFPGA 技术，使他们能够将 eFPGA IP 的所有优势和灵活性与增强的人工智能/机器学习功能结合起来。
这种尖端的人工智能/机器学习功能受益于我们最新的机器学习处理器单元模块和台积电最先进的 7 纳米工艺技术。
“解决带宽爆炸问题固定和无线网络带宽的急剧增加，加上处理能力向边缘及更广泛的位置的重新分配，以及数十亿物联网设备的出现，将给传统网络和计算基础设施带来压力。
这种新的处理能力范式意味着传统的云和企业数据中心计算资源和通信基础设施无法跟上数据速率的指数增长、快速变化的安全协议等新的网络和连接要求。
核心CPU和SoC无法独立满足这些要求，因此它们需要通常可重新编程的硬件加速器来预处理和卸载计算，以提高系统的整体计算性能。
Speedcore Gen4 eFPGA已经过优化以满足这些应用的需求。
除了计算和网络基础设施的一般要求外，Speedcore Gen4 是最好的人工智能/机器学习加速器。
与之前的 Achronix FPGA 产品相比，新型 Achronix 机器学习处理器 (MLP) 利用人工智能/机器学习处理的特定属性并集成了这些应用程序，显着增加了对高密度和目标计算的需求。
％ 性能改进。
这是通过多种架构创新实现的，这些创新同时提高了每个时钟周期的性能和操作。
新的 Achronix 机器学习处理器 (MLP) 是一个完整的人工智能/机器。
学习计算引擎支持定点和多种浮点格式和精度。
每个机器学习处理器都包含一个循环寄存器文件，用于存储与每个机器学习处理器相邻的重用权重或数据。
机器学习处理器单元模块和更大的存储器单元模块紧密耦合，以提供最高的处理性能、最高的每秒操作数和最低的功率多样性。
这些机器学习处理器支持各种定点和浮点格式。
包括 Bfloat16、16 位、半精度、24 位和单位块浮点。
用户可以通过选择适合其应用的最佳精度来实现精度和性能的平衡。
为了补充机器学习处理器并提高 AI/ML 计算密度，Speedcore Gen4 查找表 (LUT) 可以实现比任何独立 FPGA 芯片产品多两倍的乘法器。
虽然领先的独立 FPGA 芯片在 21 个查找表中实现了 6x6 乘法器，但 Speedcore Gen4 仅在 11 个 LUT 中实现了相同的功能，并且运行频率为 1 GHz。
架构创新提升系统性能与上一代Speedcore产品相比，全新Speedcore Gen4架构实现了多项创新，使系统整体性能提升60%。
查找表的各个方面都得到了增强，可以使用最少的资源实现功能，减少面积和功耗并提高性能。
变化包括 ALU 的大小加倍、每个 LUT 的寄存器数量加倍、支持 7 位函数和部分 8 位函数，以及为移位寄存器提供专用高速连接。
路由架构还通过独立的专用总线路由结构得到增强。
此外，路由结构内还有专用总线多路复用器，可有效创建分布式、运行时可配置的交换网络。
这为高带宽和低延迟应用提供了最佳解决方案，并实现了业界首次将网络优化应用于 FPGA 互连。
如何评估 Speedcore Gen4 Achronix 的 ACE 设计工具包括 Speedcore Gen4 eFPGA 的预配置示例实例，使客户能够在性能、资源使用和编译时间方面评估 Speedcore Gen4 结果的质量； Achronix 现在提供支持 Speedcore Gen4 的 ACE 设计工具。
Speedcore采用模块化架构，可以根据客户要求轻松配置尺寸。
Achronix 使用其 Speedcore Builder 工具即时创建新的 Speedcore 实例，以满足客户快速评估的要求。
需要芯片尺寸和功率信息的客户可以联系 Achronix，了解有关其特定 Speedcore Gen4 eFPGA 的面积和工艺要求的详细信息。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-21
06-18
06-17
06-18
最新文章
英特尔收购芯片制造商eASIC，进一步减少对CPU的依赖
西门子携手现代汽车、起亚公司，共同推动交通运输行业数字化转型
行业领导者制定 Open Eye MSA 来帮助实现高速光连接应用
三星电子和 NAVER 合作
意法半导体和 Leti 合作开发 GaN-on-Si 功率转换技术
青岛将大力发展高世代TFT-LCD和Micro LED项目
长电科技参加IMAPS器件封装大会
三星正式发布Exynos 990旗舰处理器