融冠电商完成数亿元C1轮融资，由华盖资本、平安创投领投，
06-18
美国加利福尼亚州圣克拉拉，2019 年 9 月 25 日 — 基于现场可编程门阵列 (FPGA) 的硬件加速器件和高性能嵌入式 FPGA (eFPGA) 半导体知识产权 (IP) 领导者 Achronix 半导体公司已加入台积电 IP 联盟计划，该计划是台积电开放创新平台 (OIP) 的关键组成部分。
Achronix 屡获殊荣的 Speedcore? eFPGA IP 针对高端和高性能应用进行了优化。
Speedcore eFPGA IP 现已采用 TSMC 16nm FinFET Plus (16FF+) 和 N7 工艺技术，并将很快采用 TSMC 12nm FinFET Compact Technology (12FFC)。
Achronix 此前宣布了适用于 Speedcore IP 的 Gen4 FPGA 架构，现已向客户提供。
与之前的Speedcore架构相比，Speedcore Gen4架构性能提升60%，功耗降低50%，芯片面积缩小65%，同时保留Speedcore eFPGA IP原有功能并带来可编程硬件加速能力。
广泛的高性能计算、网络和存储应用。
Achronix 将于 9 月 26 日参加在圣克拉拉举行的台积电开放创新平台生态系统论坛，并将在 2 号展位展示如何针对每个客户的应用进行独特定制的 Speedcore eFPGA IP。
规模定制和优化。
“Achronix 的 Speedcore eFPGA IP 在提供最高性能硬件加速功能和保留适应新工作负载的灵活性之间实现了最佳平衡。
这是计算、网络和存储卸载要求等领域 SoC 开发面临的关键设计挑战。
”Achronix 营销副总裁 Steve Mensor 表示。
“Achronix 是唯一一家同时提供数据加速器和 eFPGA IP 技术的公司基于高性能独立 FPGA 芯片，有兴趣在其 ASIC/SoC 中使用 Achronix 的 Speedcore eFPGA。
公司可以确信他们将获得与 Achronix 在其自己的产品中使用的相同的高质量 FPGA 技术。
“Speedcore eFPGA IP 是一种完全可扩展的架构，支持从 5K 6 输入查找表 (6LUT) 到 1M 6LUT 的逻辑阵列，并包括存储器、用于滤波的数字信号处理器 (DSP) 块和其他可编程块，包括机器学习针对 AI/ML 应用进行优化的处理器 (MLP) 模块支持 Speedcore IP“CPU 内核、GPU 内核以及现在的 eFPGA 是专注于人工智能、人工智能等领域快速变化的应用的芯片创新的关键 IP。
5G 无线基础设施、汽车和边缘计算“我们很高兴看到 Achronix 凭借其优化的 Speedcore eFPGA IP 解决方案加入我们的 IP 联盟计划，使我们的客户能够获得流畅的设计体验，”台积电设计基础设施高级总监 Suk Lee 说道。
管理部门。
方便的设计重用和快速集成到整个设计系统中“关于 Achronix Semiconductor, Inc. Achronix Semiconductor, Inc. 是一家总部位于美国加利福尼亚州圣克拉拉的私营无晶圆厂半导体公司，提供高性能 FPGA。
和嵌入式 FPGA (eFPGA) 解决方案。
Achronix 提供的产品包括可编程 FPGA 结构、具有硬连线系统级模块的分立式高性能和高密度 FPGA、数据中心和 HPC 硬件加速器板以及支持美国所有 Achronix 产品的一流 EDA 软件国家和欧洲。
在中国设有销售办事处和代表处，在印度班加罗尔设有研发和设计办事处。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-06
06-18
06-06
06-21
最新文章
英特尔收购芯片制造商eASIC，进一步减少对CPU的依赖
西门子携手现代汽车、起亚公司，共同推动交通运输行业数字化转型
行业领导者制定 Open Eye MSA 来帮助实现高速光连接应用
三星电子和 NAVER 合作
意法半导体和 Leti 合作开发 GaN-on-Si 功率转换技术
青岛将大力发展高世代TFT-LCD和Micro LED项目
长电科技参加IMAPS器件封装大会
三星正式发布Exynos 990旗舰处理器