爆炸后，三星第四季度财报显示利润猛增50%
06-18
IBM 几年前将其半导体制造业务出售给 GLOBALFOUNDRIES，但他们仍然在奥尔巴尼纳米技术公司拥有价值数十亿美元的研究设施。
IBM 在 IEDM 等会议上非常活跃，这似乎是一个很好的利基市场，因为他们在这里发布的研究得到了很多媒体的关注。
在2017年的LithoWorkshop上，我听到了IBM奥尔巴尼研究小组的演讲，他解释说IBM必须有一条研究线，因为他们需要最先进的技术处理器来支持他们设备的运行。
我个人对这种观点提出质疑。
奥尔巴尼研究小组正在与三星合作，支持三星已投入生产的 5nm 工艺。
笔者认为，与台积电的5nm工艺相比，三星的5nm工艺在功耗、性能和密度方面都相对较差。
我确信该工艺中有支持 IBM 的特殊功能，但我也确信相同的功能可以在台积电工艺中实现，而无需数十亿美元的研究投资。
我还认为有趣的是，他们说在开发过程中他们提高了 EUV 剂量，直到获得良好的良率，然后他们将其转移给三星，期望三星会降低 EUV 剂量。
当三星开始加速5nm工艺时，业内有传言称三星无法通过EUV工具获得足够的晶圆（EUV剂量高导致良率低），良率很低。
IBM 每隔几年也会通过一些新的开发成果在主流媒体上引起轰动，但在我看来，许多开发成果并没有达到宣传的效果。
例如，IBM在年初宣布开发2nm技术，但正如我之前所写，它更像是台积电的3nm工艺而不是2nm，不太可能与Intel和台积电预期的2nm工艺竞争。
这并不是说 IBM 没有做重要的研究，几年前他们负责了许多关键的行业创新，包括铜金属化，我只是质疑一个价值数十亿美元的半导体研究设施对于一家不生产半导体的公司是否有意义半导体。
在本文中，我将讨论来自 IEDM 的三篇 IBM 论文。
第一篇，Vertical Transfer Nanosheet Technology for CMOS Scaling Beyond Lateral Transfer Devices 在我看来，这篇论文是 IBM 的一个典型例子，我不希望他们辜负炒作。
作者在论文中指出，这项工作是与三星合作完成的。
主流媒体发布了有关这一“突破”的消息，就好像它将成为一个生产解决方案。
这里的基本思想不是使纳米片处于水平方向，而是将它们变成垂直方向。
在论文中，垂直纳米片与 FinFET 进行了比较，结果表明垂直纳米片可提供更好的性能和面积。
我认为这有两个问题。
首先，我的理解是，垂直晶体管非常适合在 SRAM 中使用，其中互连要求简单且规则，但不适用于具有复杂互连要求的随机逻辑设计。
Imec 之前曾展示过一些非常有趣的垂直 SRAM 工作，尽管它似乎没有在业界获得任何关注。
随着小型芯片的出现，提供卓越密度的简单 SRAM 工艺变得非常有意义。
但同样，出于逻辑目的，垂直晶体管面积可能会增加很多以适应互连要求。
我看到的第二个问题是将其与 FinFET 进行比较。
从 FinFET 到堆叠水平纳米片 (HNS) 的转变已经在进行中。
与 FinFET 相比，HNS 具有密度和性能优势，但更重要的是提供了长期扩展路径。
HNS 可以通过垂直堆叠更多片材来提高性能，并且它们还提供了引入介电壁的机会，从而创建了一种称为 Forksheets 的 Imec 创新，可减少 n 到 p 的间距。
除此之外，在 3D-CMOS/CFET 架构中堆叠 n 和 pHNS 可提供更大的缩放比例，且水平 n 到 p 间距为零。
除了 HNS 之外，这些薄片也可以用 2D 材料替代，从而提供更大的缩放比例。
垂直鳍片的驱动电流和性能由鳍片尺寸驱动，我不明白这些器件如何像 HNS 那样扩展。
第二篇论文，下一代高性能计算纳米片技术的关键要素 在我看来，这篇论文比上一篇更有趣，因为它解决了所有主要前沿逻辑供应商面临的 HNS 技术问题。
IBM 过去在 HNS 方面做了很多出色的工作，本文正是以此为基础。
本文解决了两个 HNS 问题。
第一个问题是HNS的pFET迁移率较差。
IBM 之前描述了两种提高 pFET 迁移率的技术。
一是在释放后修整沟道并沉积 SiGe 包层。
另一种技术是在应变松弛缓冲层中创建通道。
在本文中，SiGe通道是通过在沉积原始纳米片堆叠时在较高Ge含量的牺牲层上沉积较低Ge含量的通道来形成的。
Ge含量的差异是为了实现选择性释放蚀刻，蚀刻掉牺牲膜并保持通道完整。
SiGe 通道提供改进的迁移率、改进的性能和更高的可靠性。
这里解决的第二个问题是如何为 HNS 实现多个统一的阈值电压 (Vts)。
对于FinFET，鳍片到鳍片的距离相对较宽，可以通过沉积和选择性去除多种功函数金属来实现多个Vt。
对于 HNS，芯片间间距 (Tsus) 非常小，以至于没有足够的空间容纳整个功函数金属堆叠。
NS 外部的金属也往往较厚，纳米片之间的金属较薄，从而导致 Vts 不均匀。
IBM 十多年前就率先使用偶极子来控制 VT，该技术现在受到 HNS 的广泛关注，因为偶极子可以通过掺杂高 k 电介质来创建，并且不需要多功函数金属。
这需要额外的厚度。
偶极子还解决了 Vt 不均匀性问题。
我想讨论的第三篇论文是另一篇研究 HNS 问题的论文。
HNS 实施的另一个挑战是如何创建可以在更高电压下工作的 I/O 晶体管。
在本文中，后栅极工艺流程结合了沉积氧化物和新颖的选择性氧化，以产生两种不同的栅极氧化物厚度。
选择性氧化产生厚的和薄的选择性氧化物，这些氧化物被添加到沉积的氧化物中。
该技术的关键在于，生长的氧化物在氧化过程中会消耗硅，因此生长较厚的氧化物比生长薄的氧化物消耗更多的硅，从而打开芯片间间距（Tsus）以容纳较厚的氧化物。
尽管媒体大肆炒作IBM在IEDM上发布垂直传输纳米片，但我们相信IBM在改进HNS工艺方面的工作更有可能对行业产生影响。
pFET 沟道迁移率、更小的 Vt 解决方案和高压 I/O 解决方案解决了业界目前在从 FinFET 向 HNS 过渡过程中所面临的问题。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-18
06-18
06-17
06-17
06-17
06-18
06-17
06-08
最新文章
欧盟宣布《芯片法案》，具体内容在这里！
TrendForce：第三季度内存价格小幅上涨3-8%，移动内存或贵却卖不动
英特尔、美光CEO：解决核心短缺危机不能单靠企业和政府援助
韩企Q1收购全球30%芯片制造设备
外媒：安博凯直接投资基金有意收购封测大厂Amkor
三星发布2nm计划，晶圆代工竞争迈向新节点
南通：打造国内最大的封装测试产业化基地
韩媒：三星正在研究用于芯片生产的聚焦环新材料