安炎达药业完成数千万元天使轮融资，丹麓资本领投
06-17
IMECMec 强调了背面供电在高性能计算中的潜力，并评估了背面连接的选项 背面供电：下一代逻辑的游戏规则改变者 背面供电打破了硅中的悠久传统晶圆正面的处理信号和电力传输网络。
通过背面供电，整个配电网络被移至晶圆的背面。
硅通孔 (TSV) 直接从背面向正面传输电力，从而无需电子穿过芯片正面日益复杂的后道工序 (BEOL) 堆栈。
图 1. 背面电源网络示意图，可实现电源传输与信号网络的解耦。
后端供电网络（BSPDN）的目标是缓解逻辑芯片前端后端线（BEOL）的拥塞。
此外，在标准单元层面，预计可以通过设计技术协同优化（DTCO）更有效地安排互连，这将有助于进一步缩小逻辑标准单元的尺寸。
此外，由于系统越来越受到功率密度上升和电源电压（或 IR）急剧下降的影响，因此预计会在系统级带来好处。
由于背面电源互连可以做得更大并具有更低的电阻，因此 BSPDN 被认为可以显着降低片上 IR 压降。
这将帮助设计人员保持稳压器和晶体管之间允许的 10% 功率损耗裕度。
还。
通过晶圆间键合获得的逻辑存储器等 3D 片上系统也有希望。
2016年，imec首创了背面供电概念，并与Arm合作量化了系统级优势。
同时，BSPDN作为2nm及以上技术节点的上下文感知互连解决方案已进入imec的路线图。
最近，几家主要芯片制造商宣布将背面供电引入其下一代逻辑技术的商业制造工艺中。
具体 BSPDN 案例：nTSV 落地式埋入式电源轨 BSPDN 给芯片处理带来了新的工艺步骤和集成挑战，包括基板的极度减薄、微米或纳米 TSV 处理、从后到前对准以及背-前对齐等。
端加工对源头前端生产线设备产生影响。
E.贝恩等人。
在 2016 年 VLSI 邀请论文中回顾了这种类型的集成过程及其挑战。
[1]。
通过实现这些工艺步骤，imec 实验演示了 BSPDN 的具体实现：背面电源与埋入式电源轨 (BPR) 相结合，如 VLSI 中所示。
BPR 是深深嵌入芯片前端的垂直金属化，与标准单元并行运行。
Imec 利用这些 BPR 将按比例缩放的 FinFET 器件连接到背面和正面。
功率从背面通过 nm 深的 nTSV 以 nm 的紧密间距落在 BPR 上，而不占用标准单元的任何区域。
背面处理不会对 FinFET 器件的前端性能产生负面影响 [2]。
图 2. TEM 图像显示附着在晶圆背面和正面的按比例缩小的 FinFET (VLSI)。
块级评估：高密度与高性能的案例虽然上述研究着眼于标准单元级的 BSPDN 和晶体管连接性，但imec 和 Arm 已采取下一步：缩小到块级（代表了集成电路），这样就可以充分发挥BSPDN的优势。
他们研究了与前端 PDN 应用相比，BSPDN+BPR 应用是否可以提高块级别的电源完整性。
通过设计技术协同优化 (DTCO) 进行的块级评估使我们能够评估片上 IR 压降，这是量化功率传输性能的主要指标。
此外，通过量化PDN对功耗、性能和面积（PPA）的影响，还提供了PDN侵入集成电路程度的信息。
该研究还揭示了如何调整某些旋钮以针对特定操作条件优化 PDN。
事实证明，在高密度逻辑运算条件下，基于BSPDN的设计性能优于前端PDN设计。
在高密度逻辑中，设计经过优化以最大限度地节省功耗并减少面积。
对于基于纳米片的器件架构，这可以通过保持纳米片的宽度尽可能小来实现。
但到目前为止，高性能逻辑的好处从未被量化。
高性能逻辑的目标是快速开关和高驱动电流，从而实现通常具有更大芯片宽度和阈值电压的纳米片器件。
功率密度要求甚至比高密度逻辑更为严格，因此BSPDN的优势预计将更具影响力。
BSPDN + BPR：块级 PPAVLSI 以提升高性能逻辑。
在 PPAVLSI 上发表的一篇论文中，imec 和 Arm 评估了 (BS)PDN 对 Arm 商用高性能 64 位处理器模块的影响 [3]。
我们评估了三种不同的 PDN 应用：传统前端应用、具有前端连接的埋地电源轨以及具有 nTSV 地板安装埋地电源轨的后部供电网络。
为了保证高性能计算模块的实际应用，开发了高性能imec A14纳米片工艺设计套件（PDK）。
内部开发的分析模型与物理设计框架结合使用，以实现模块级 PPA 评估和 IR 压降验证。
与前端PDN相比，BSPDN实现了6%的频率和16%的面积提升，并且在能耗方面没有任何劣势。
与前端连接的BPR应用相比，BSPDN的频率提高了2%，面积减少了8%，能耗降低了2%。
图 3. BSPDN (BS-PDN) 与两个前端应用（M0 PDN；BPR PDN）之间针对宽节距 (36CPP) 和紧节距 (24CPP) 以及低和高目标频率的核心面积比较。
BSPDN 在表现出性能下降之前到达较小的核心区域（如 VLSI 中所示）。
研究人员确定了用于 IR 压降评估的最大允许功率损耗为 35mV，相当于标称电源电压 (VDD + VSS) 的 10%。
对于 BSPDN 应用，这一目标是通过宽松的 nTSV 间距 (4-6μm) 实现的，代表“分接”功率的间距。
然而，对于这两种前端选项，这一目标只能通过非常紧密的 PDN 间距（或较小的 CPP）来实现，这会对处理器的性能产生负面影响。
imec 团队还在研究如何进一步提高 BSPDN 外壳的电源完整性，例如通过更改 nTSV 所用的材料。
当使用Ru代替W时，由于nTSV电阻更大，IR压降可以进一步降低23%。
简而言之，BSPDN 作为块级 PPA 增强器和 IR 压降降低器的潜力可以在高性能计算环境中得到充分发挥。
扩展标准单元级后部连接的选项 到目前为止，我们只讨论了 BSPDN 的一种应用，即通过位于 BPR 上的 nTSV 将电力从后部传输到前部。
从 BPR 开始，一个小过孔连接到中性点 (M0A) 金属化的底部，从而可以轻松访问标准单元级晶体管。
除了这种“BPR”方法之外，研究人员还在探索在标准电池级别实现背面电源连接的其他选项。
在 VLSI 上，imec 讨论了另外两种用于访问纳米片晶体管的连接方案 [4]。
在 TSV 中间方法 (TSVM) 中，中间的高通孔将背面 metal-1 连接到 M0A 金属侧面，无需埋入电源轨。
在第三个也是更高级的选项中，通孔直接将纳米片源极-漏极外延的底部连接到背面金属1。
这种直接背面连接选项 (BSC) 共有三种类型，主要区别在于接触面积的大小。
在BSC-E（epi BSC）中，过孔仅连接到源漏外延的底部，而在BSC-M中，过孔还连接到金属接触区域。
第三个 BSC-M* 通过减少浇口切割并进一步增加纳米片 (WNS) 的“有效”宽度来扩展 BSC-M。
图 4. 各种连接选项的仿真结构：TSVM、BPR 和三种类型的 BSC（如 VLSI 上介绍的）。
【蓝色=电源和参考电压（VDD+VSS）；浅蓝色=中间层M0；深蓝色 = EOL metal-1；黑色=通孔；红色=门；浅绿色=活性纳米片和介电隔离层；深绿色=金属接触面积(CT)]。
各种连接方案具有不同的属性（例如WNS），这些属性对标准单元的电气性能和扩展潜力有不同的影响。
一般来说，当从 TSVM 迁移到 BPR 和 BSC 时，解决方案变得更加紧凑，集成起来也更具挑战性。
然而，我们预计，随着逻辑路线图的进一步扩展，更大的集成复杂性将被更大的 PPA 增益所抵消。
通过在 VLSI 上实现直接背面连接，imec 量化了 2nm 和 A14 纳米片技术中不同背面电源选项的优势，以实现高密度（2nm、6T；A14、5T）和高性能（2nm 7T；A14 6T）逻辑条件 PPA 和扩张潜力[4]。
性能评估的主要指标是环形振荡器的模拟频率，以有效驱动电流与有效电容之比（Ieff/Ceff）表示。
对于 2nm 节点（最大的 7T 标准单元）的高性能逻辑，不同连接选项之间的频率几乎没有差异。
然而，当扩展到 A14 时，TSVM 方法仍然适用于 6T 设计，但运行速度比 BPR 等人慢 8.5%。
总体而言，BSC-M* 明显优于其他选项（例如，比 BPR 快 5%）。
对于2nm节点的高密度逻辑，其轨道高度（6T）比高性能逻辑更小，不同选项的频率之间的差异变得更加明显。
当扩展到 A14 和 5T 时，TSVM 不再是可行的选择（仅考虑 BPR 和 BSC）。
BPR 和 BSC-M* 之间的片材宽度相对差异现在大于 2nm，使 BSC-M* 成为明显的赢家（比 BPR 快 8.9%）。
图 5. 高性能逻辑（N2、7T；A14、6T）和高密度逻辑（N2、6T；A14、5T）系列的各种连接选项的模拟环形振荡器频率（如 VLSI 上所示）。
综上所述，虽然TSVM占用了更多空间，但对于2nm 7T逻辑等较大单元来说，它仍然是一个不错的选择。
然而，BPR 和 BSC 在尺寸和电气方面具有更好的扩展潜力。
由于纳米片宽度和接触面积比其他选项更大，因此直接背接触 BSC-M* 型号显然是小轨道高度的赢家。
然而，对于 BSC-M*，应权衡性能提升与更大的集成挑战。
imec 团队目前正在致力于不同背面连接选项的技术演示，并与 Arm 合作进行块级 PPA 评估。
超越背面供电 虽然硅晶圆的背面已经使用很长时间了，但利用背面的第一个例子将是用于电力传输。
与此同时，imec及其行业合作伙伴也在探索哪些其他功能也可以移至背面。
例如，考虑全局互连和时钟信号分配。
虽然电力传输是一种非常特殊的互连类型，针对最小电阻进行了优化，但分配时钟或其他类型的信号可能具有不同的属性，从而改变背面的寻址方式。
Imec 目前正在研究这种功能性背面（或背面 2.0）可能带来的挑战和机遇。
本文最初发表于 AEI Dempa。
扩展阅读[1]“用于背面电力传输网络（BSPDN）的纳米硅通孔（nTSV）”，E. Beyne 等人，VLSI，受邀论文；[2]“Imec 展示了用于背面电力传输的埋入电源轨的背面电力传输后端和前端路由”，新闻稿，VLSI；[3]“用于 A14 节点高性能计算的后端 PDN 的块级评估和优化”，G. Sisto 等人，VLSI；[4]“PPA” N2 和 A14 纳米片技术中背面电源选项的扩展潜力”，S. Yang 等人，VLSI。
有兴趣接收 VLSI 论文吗？填写我们的联系表格。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-17
06-18
06-17
06-17
06-18
06-08
06-18
最新文章
英特尔收购芯片制造商eASIC，进一步减少对CPU的依赖
西门子携手现代汽车、起亚公司，共同推动交通运输行业数字化转型
行业领导者制定 Open Eye MSA 来帮助实现高速光连接应用
三星电子和 NAVER 合作
意法半导体和 Leti 合作开发 GaN-on-Si 功率转换技术
青岛将大力发展高世代TFT-LCD和Micro LED项目
长电科技参加IMAPS器件封装大会
三星正式发布Exynos 990旗舰处理器