“最美纯电动”吉利银河E8上市，售价17万元，借力小米SU7
06-21
作者：王方林 华夏幸福国土开发研究院/03/03 14:18 图片Intel 长期以来，我们看到的芯片通常是在一个晶圆上通过一组工艺制作而成的。
以SoC（System on Chip）芯片为例。
苹果最新手机采用的A12芯片集成了6核CPU、4核GPU、8核神经网络处理器，以及ISP、二级缓存、I/O等模块。
整个芯片采用台积电7nm工艺制造。
那么，我们是否有可能像搭积木一样将不同工艺的芯片模块组装在一起来制造芯片呢？这款芯片有什么优点呢？这项技术给芯片设计、工具、制造、封装测试带来了哪些挑战？对未来行业会产生什么影响？目前国内外企业发展情况如何？本文依次给出答案。
1.“即插即用”Chiplet 模型。
使用积木构建芯片的模型称为Chiplet（直译为小芯片）。
它是一种满足特定功能的模具。
我们称之为模块芯片。
Chiplet模式是通过Die-to-Die内部互连技术将多个模块芯片和底层基础芯片封装在一起，形成多功能异构系统级封装（SiP）芯片的模式。
图 1. DARPA 对 Chiplet 模型的愿景。
图片DARPA Chiplet 模型的玩家希望建立一个生态系统。
有丰富的模块芯片库可供选择。
集成商根据自己的需求设计芯片架构，并自由选择模块芯片给制造商。
用于制造和包装。
与传统制造工艺不同，集成商不再购买IP，而是购买满足整体芯片架构的即插即用裸片。
此类芯片在技术上不受其他模块的约束，工艺选择灵活，可以是逻辑芯片，也可以是模拟芯片。
理论上，该技术是一种短周期、低成本的集成第三方芯片（如I/O、存储芯片、NPU等）的技术。
2 延续摩尔定律的新路径 Chiplet 模式并不是一个新概念。
它涉及到20世纪80年代业界提出的多芯片模块（MCM）技术。
在 MCM 中，多个芯片连接成模块，这些 MCM 用于大型机等高端系统。
2016年，美国DARPA（国防高级研究计划局）再次向公众介绍了这项技术。
它在“电子复兴计划”中规划了一个名为“通用异构集成和IP重用策略（CHIPS）”的Chiplet项目，参与者包括Intel、Micron、Cadence和Synopsys。
等待。
Chiplet模型再次受到关注，因为它希望解决当前芯片技术发展中的三个问题：对器件尺寸减小的依赖持续到摩尔定律不可持续。
年内，环球晶圆、联华电子相继退出7纳米芯片制造战场。
如今，只有台积电和三星两家公司仍处于竞争之中。
台积电将实现7nm的年量产，并有望实现3nm的年量产。
三星7nm工艺预计年底量产，3nm预计每年量产。
Intel目前仍以14nm工艺为主，预计今年会发布10nm工艺。
在3nm全栅技术中，依赖尺寸缩小的摩尔定律可能会终结。
图2.先进工艺节点 图片三星、华夏财富产业研究院 先进工艺芯片的设计成本大幅增加。
芯片设计成本包括EDA软件、相关硬件、IP采购、芯片验证和流片以及人工成本。
IBS数据显示，22nm工艺之后的每一代技术的设计成本都增加了50%以上。
设计一颗28nm芯片的成本约为1万美元，而7nm芯片则需要3亿美元，3nm的设计成本可能达到15亿美元。
图3 先进工艺下芯片设计成本大幅升级 数据华夏幸福产业研究院国际商业策略 市场对??高性能、多元化芯片需求巨大。
在未来社会智能化的趋势下，需要对大量的模拟信号数据（图片、视频、声音、温度等）进行高效采集、处理和决策。
在目前的AI算法框架下，一类场景对应一类算法、一类芯片（推理）。
考虑到增加芯片出货量的难度以及高昂的设计和流片成本，现有的芯片制造技术无法满足市场需求。
Chiplet技术有望在此背景下延续摩尔定律，以更快的速度、更低的成本开发和生产更高性能的芯片产品，满足快速发展的智能经济和智能社会对新技术、新产品的需求。
。
3 Chiplet模型的优点 Chiplet模型的核心功能在于多功能模块的集成。
技术优势主要是对比SoC芯片和基于PCB板的集成技术。
长期发展有望给现有半导体产业链和商业模式带来改变。
其优点可概括为以下几个方面。
图 4.Chiplet 芯片与单片 SoC 和基于 PCB 的集成技术相比的优点和缺点。
数据Semico Research、华夏幸福国土开发研究院 功能模块选择更加灵活。
采用die-to-die连接技术，原则上对与底层逻辑芯片连接的模块芯片没有限制。
例如各种AI加速模块、GPU、ISP、DSP、存储模块、I/O模块等。
这些模块可以考虑其特性，选择最具成本效益的工艺节点进行制造，进一步提高chiplet的灵活性。
拓展融合空间，提高融合水平。
Chiplet芯片一般采用3D集成方案，减少芯片面积，扩大空间。
这将有助于满足市场对AI芯片算力提升和成本降低的需求。
拓展系统优化空间。
功能模块的3D互连不仅给计算系统的架构设计带来了挑战，也带来了更大的优化空间。
以AI芯片的应用为例，内存墙是核心瓶颈。
对于云端AI加速场景，Host CPU与AI加速芯片之间的互连以及多个AI加速芯片之间的互连目前主要通过PCIe、NvLink或直接使用SerDes。
如果采用Chiplet技术来实现片上互连，带宽、延迟和功耗都将得到大幅改善。
催生新的商业模式。
如果代工技术成熟，Chiplet可能会在产业链中创造出两种新的角色，一是Chiplet模组芯片供应商，二是使用模组芯片的系统集成商。
目前的AI芯片厂商有的主要供应IP或外部加速芯片，有的则生产集成AI加速功能的SoC芯片。
对于前者来说，发展成为Chiplet模组芯片供应商是一个不错的选择。
后者可以直接作为模块芯片的系统集成商，可以大大缩短芯片开发时间。
目前，物联网领域已经出现了这样的供应商和集成商。
Chiplet模式为快速、低成本地开发具有复杂功能的高性能芯片提供了可能。
特别适合中小企业开发“小出货场景”的芯片，也适合一些“性能优先”的开发项目。
4 开发chiplet面临的挑战 Chiplet模型开发的核心是构建丰富的模块芯片库，使其能够自由选择并通过先进的封装技术集成到复杂的异构系统中。
当前其发展面临四大挑战。
互联网标准。
首先，设计这样的异构集成系统需要一个统一的标准，即die-to-die的数据互连标准。
为此，Intel首先提出了高级接口总线（AIB）标准。
在DARPA的CHIPS项目中，英特尔向项目中的公司开放了AIB标准。
AIB 是一种类似于 DDR DRAM 接口的时钟转发并行数据传输机制。
目前，英特尔提供免费的 AIB 接口许可，以支持广泛的 Chiplet 生态系统，包括设计方法或服务提供商、代工厂、封装厂和系统供应商。
此举将加速AIB标准的快速普及，未来有望成为类似ARM的AMBA总线的行业标准。
图 5. 使用 AIB 标准的 SiP 芯片。
图片英特尔封装技术。
将多个模块芯片集成到 SiP 中需要高密度的内部互连线。
可能的解决方案包括硅中介层技术、硅桥技术和高密度扇出技术。
无论采用哪种技术，互连线（微凸块）尺寸都会变小，这就要求互连线做到%无缝。
缺点。
因为互连缺陷可能会导致整个SiP芯片无法工作。
图 6. 用于 TSV 互连的铜微凸块的显微照片。
图片3DInCites 测试技术。
SiPs芯片作为复杂的异构集成系统，保证其正常功能比SoC更加困难。
SoC芯片通常需要购买IP，而目前的IP复用方式中，IP测试和验证已经非常成熟，可以保证IP接入系统不会出现问题。
使用Chiplet模式的SiP芯片则不同。
他们购买或使用制造好的模具，即模块芯片。
这对单颗Die的良率要求非常高，因为在SiP中，一颗Die的功能影响着整体性能，一旦出现问题，损失将是巨大的。
同时，满足SiPs芯片的测试协议需要植入到芯片设计中。
对于SiP芯片来说，由于管脚有限，也很难单独测试每个die的性能以及整体SiP的性能。
开发工具。
上述三个技术挑战都需要软件工具的支持，带来对EDA工具的巨大需求。
例如，在芯片设计中，30%-40%的成本是工具软件。
DARPA CHIPS 项目的重点是设计工具。
Chiplet技术需要EDA工具提供从架构探索到芯片实现乃至物理设计的全面支持。
5 产业机会：Chiplet系统集成和模块芯片设计 从上述Chiplet模式发展面临的挑战来看，产业机会集中在芯片制造技术、封装测试技术和EDA工具技术上。
这些都是制造积木的手段，设计什么样的积木、积木组合就会有巨大的市场空间，那就是Chiplet系统集成和模块芯片设计。
产业发展初期，技术突破有望催生新的增长点。
如上所述，封装测试技术、EDA工具和互连标准还不完善。
这时，以英特尔为代表的IDM公司就具备了更大的优势。
IDM工厂拥有完整的产业链和较大的研发投入，可以重点突破封装测试技术和芯片设计。
在DARPA的CHIPS项目中，EDA工具和集成标准也得到了密集的开发，这无疑会加速行业的成熟。
系统集成的市场空间更大。
基于chiplet模式的chiplet具有架构设计灵活、设计周期短、设计风险低、芯片集成度高、加工成本低等明显的技术优势。
SoC芯片厂商纷纷进军Chiplet芯片系统集成。
此外，目前越来越多的制造公司正在开发自己的芯片。
Chiplet模式适合小批量生产，开发成本低，开发周期短。
这对于新进入者，尤其是自用设备的企业来说，无疑是非常有吸引力的。
在垂直领域，模块芯片设计和系统集成可以协同发展。
随着垂直领域智能化需求不断提升，针对某一应用的专用芯片与高性能逻辑芯片、存储芯片配合工作已成为主流。
这是Chiplet模型开发的基础。
因此，专注于垂直领域的传统计算芯片厂商，转向chiplet芯片开发具有巨大优势。
AI芯片适合Chiplet模式。
在现有算法框架下，AI芯片属于专用芯片的一种。
Chiplet模式下，与逻辑芯片和存储芯片共存是一种非常适合AI芯片的工作方式。
例如，在新兴的内存计算和光子计算（模拟计算解决方案）中，这些芯片的制备通常处于较低的工艺节点，很难与促进高集成度的逻辑和存储芯片集成。
使用Chiplet模式会影响工艺节点。
没有要求。
6 龙头企业发展现状 目前，Chiplet模式还处于发展初期，主要围绕DARPA的CHIPS项目进行开发。
在CHIPS项目中，有Intel、Northrop、Micorss等制造封装和测试公司，也有Ferric、Jariet、Micron、Synopsys和密歇根大学等模块芯片开发公司和大学，还有EDA 工具开发公司和大学，例如 Candence 和 Georgia。
科学与工程。
下面，我们介绍一下IDM大厂英特尔和中资企业吉格科技的发展历程。
前者拥有先进的封装技术和集成标准，后者则采用Chiplet模式，大大缩短了物联网芯片的开发周期。
01、IDM工厂：英特尔、3D封装技术和AIB集成标准英特尔是国际芯片设计、制造和封装测试的领先公司，拥有完整的产业链和超高的研发实力。
他们将Chiplet模型视为延续摩尔定律的主要手段。
今年12月，英特尔推出业界首个3D逻辑芯片集成技术——Foveros。
图 7. 英特尔的 2D 和 3D 封装技术使芯片设计更加灵活。
图片英特尔。
该技术集成了其早先提出的2D封装技术——嵌入式多芯片互连桥，可以灵活集成多??个IP模块芯片。
组合。
例如，I/O、SRAM等电路不需要先进的工艺，可以在低工艺的基础芯片上加工。
对于逻辑芯片、GPU等逻辑电路来说，先进的工艺可以提供更好的性能和更低的功耗，并且可以加工成模块芯片并堆叠在基础芯片上。
图 8.英特尔 3D 封装技术原理图。
图片英特尔 Foveros 与 EMIB 相结合，可满足各种应用、功率范围和外形尺寸的需求，提供低成本、高性能的芯片选择。
英特尔预计将在今年下半年推出一系列采用Foveros技术的产品。
首款Foveros产品将集成高性能10nm模块芯片和低功耗22nm基础芯片。
英特尔也是DARPA CHIPS项目的主要参与者之一，并提供免费的AIB接口许可，这将有助于催生更多的chiplet和系统集成公司。
02、系统集成企业：中高科技 中高科技（zGlue）2008年创立于美国硅谷，2008年进入中国。
创始人张明毕业于北京大学，在UIUC获得硕士和博士学位。
曾就职于英特尔、三星。
继格科技专注于快速芯片设计与制造。
通过独特的电路设计+封装+SDK+算法，可以将物联网芯片的设计和制造流程从1年多压缩到2-4周。
极格科技采用SaaS模式提供芯片设计解决方案，同时也采用2.5D/3D封装技术。
基础芯片为极格自研的硅基芯片，上层为第三方模块芯片，包括传感器、通信、存储等，从而实现低成本、低功耗的系统集成。
高速。
图 9. Jige 的 ZiP 芯片。
图片吉格科技。
目前，吉格的产品主要应用于蓝牙、NB-IoT、WiFi和可穿戴产品。
有不止一种模块化芯片产品可供选择。
今年1月底，继格科技携手台积电、日月光推出业界首个3D IC定制服务——快速制造项目。
据称，该方案可将一年的设计和生产时间缩短至一个月，并将开发成本降低数百万美元至数千美元。
图10 极格科技ZiP集成平台的技术优势 图片极格科技 结论 Chiplet模型的发展还有很长的路要走。
它不仅仅是技术的升级，包括封装测试技术、EDA工具、芯片架构设计等，也可能带来传统半导体产业链的重构。
我们有理由相信，随着越来越多的企业进入，chiplet系统集成和模块芯片设计行业将会快速发展。
受益于时间和成本，AI、AIoT等智慧产业的发展进程也将加速。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-18
06-18
06-18
06-18
最新文章
英特尔收购芯片制造商eASIC，进一步减少对CPU的依赖
西门子携手现代汽车、起亚公司，共同推动交通运输行业数字化转型
行业领导者制定 Open Eye MSA 来帮助实现高速光连接应用
三星电子和 NAVER 合作
意法半导体和 Leti 合作开发 GaN-on-Si 功率转换技术
青岛将大力发展高世代TFT-LCD和Micro LED项目
长电科技参加IMAPS器件封装大会
三星正式发布Exynos 990旗舰处理器