西部资本在陕西推出新基金
06-17
无论你喜不喜欢今年的iPhone 15，你可能都会同意一件事。
很多人选择购买iPhone 15 Pro系列的主要动机之一就是采用台积电3nm工艺制造的A17 Pro。
A17 Pro采用台积电最新的3nm工艺（N3B）制造，拥有数量惊人的1亿个晶体管。
这是全球首款采用台积电3nm工艺的手机芯片，也是3nm技术首次出现在普通人可以购买的大众消费产品中。
优越的。
要知道，随着芯片尺寸越来越接近物理极限，每一代工艺节点升级所需的投资也在加速。
仅台积电3nm新增投资就超过1亿美元。
巨大的投资意味着巨大的成本，尤其是在早期工艺不成熟、良率较低的情况下。
没有多少行业和公司能够承担3nm芯片的制造成本。
其中，智能手机一直是推动先进制造工艺不断进步的最有力和推动力。
一方面，这是因为智能手机需要将具有令人难以置信的计算能力的芯片封装到非常小的内部空间中，同时又极有可能降低芯片的功耗和发热量；另一方面，芯片制造成本太高，而且只能在一年内完成。
能够销售超过10亿台的智能手机可以创造规模经济，并不断推广先进工艺来改进工艺并提高良率，让服务器、PC、游戏机甚至汽车都可以使用更先进的芯片制造技术。
但更大的投入和更先进的技术就等于“正确”吗？或许与否，iPhone 15 Pro系列的散热危机还没有过去，关于良率或成本的质疑一直是3nm以上的“乌云”。
01 良率与成本，3nm的“乌云”。
10月9日，《科创板日报》援引行业分析师的话称，目前三星和台积电的3nm工艺良率在50%左右。
一位接近三星的人士也透露，明年要赢得高通等大客户的3nm移动芯片订单，良率需要提高到至少70%。
在半导体制造中，良率直接指整片加工晶圆上能够正常工作的芯片比例。
一般来说，一块晶圆上可以同时制造数百个相同的裸芯片。
之后，晶圆上的裸芯片就可以被切割封装并安装在产品上。
在成熟工艺上，代工厂的良率一般可以达到99%，但在先进工艺上，由于工艺难度大，早期问题较多，良率可能很低。
但按照惯例，代工厂不负责承担缺陷芯片的制造成本。
这部分成本仍然由芯片设计客户承担，比如苹果和英伟达。
当然，“50%的收益率”可能并不可信。
此前有大量来自不同渠道的信息给出了不同的良率，其中产业链报道的A17 Pro的良率为70-80%。
但这些消息无一例外地透露出一个关键信息，那就是3nm的良率很低。
产量越低，成本就越高。
这也是为什么除了苹果之外，其他各大芯片设计公司在2020年这个节点都没有选择采用3nm工艺，更多的针对的是N3B之后的工艺。
根据台积电早前的规划，台积电的3nm工艺实际上包括N3B（即N3）、N3E、N3P、N3X等多个版本。
图/台积电 甚至据业内传言，就连苹果也与台积电签署了“赌注”协议，规定明年台积电的 N3B 工艺将专属于苹果，并且台积电将承担报废芯片的成本，而不是苹果。
而如果说良率在很大程度上决定了3nm的高成本，提高了芯片设计公司进口的门槛，那么3nm的功耗和发热问题也是阻碍他们更早进口的关键原因。
02 发热与功耗，3nm的另一片“乌云”。
iPhone 15 Pro系列的发热问题这里不再赘述。
我们在之前的文章中已经分析过。
iPhone 15 Pro系列发热的“罪魁祸首”是设计和芯片。
两部分中，后者自然是采用3nm工艺的A17 Pro。
坦白说，iPhone 15 Pro的发热有多少是A17 Pro造成的，A17 Pro的问题有多少是台积电N3工艺造成的，目前还没有具体的定论。
但一定有问题。
根据苹果提供的数据，A17 Pro的晶体管数量为1亿个，比上一代A16增加了近20%。
然而，CPU性能仅提高了10%左右。
而GPU核心数量从5个增加到6个的同时，峰值性能提升了20%。
不过根据GeekBench数据，峰值性能大幅提升的另一面是A17 Pro TDP峰值功率达到了惊人的14W。
这不仅仅是苹果和台积电面临的问题。
随着晶体管的尺寸不断接近物理极限，量子隧道效应带来的问题变得越来越严重。
电子失控造成的漏电会导致芯片内更加严重的发热和功耗问题。
因此，从7nm开始，整个行业的“工艺焦虑”越来越明显，摩尔定律新解决方案的探索加速。
当然，重返3nm，台积电和三星也并非没有准备。
03 N3E是台积电真正的3nm，三星押注GAA 与A17 Pro上使用的N3B工艺相比，N3E是台积电计划推出的完全不同的工艺节点，在功耗控制方面更加理想。
台积电不仅采用了“创新屏障工艺”，更重要的是，FINFLEX技术的引入使得芯片设计者能够在模块内混合搭配不同的标准单元，以同时优化性能、功耗和面积。
包括N3P、N3X、N3AE、N3S等工艺节点，它们实际上是N3E的后续变体。
并且从近六个月的消息来看，普遍指出N3E的良率优于N3B。
有文件显示，N3E Mb SRAM的平均良率达到80%，Mobile和HPC芯片的良率也达到80%。
此前，曾有传言称台积电正在考虑放弃N3B节点，推迟到N3E节点正式进军3nm。
图/台积电 9月7日，联发科与台积电联合宣布，采用台积电3纳米工艺生产的联发科*天玑旗舰芯片已成功流片。
天玑旗舰芯片将于下半年推出。
基本确认这款天玑旗舰芯片（Dimensity）采用台积电N3E工艺，官方透露：台积电N3E工艺的逻辑密度相比N5工艺提升了约60%，速度提升了18%相同功耗，或相同速度下功耗降低32%。
相比之下，在去年底的IEDM（IEEE国际电子器件大会）上，台积电透露，N3B工艺实际上只增加了SRAM密度约5%（与N5工艺相比），与原来的20%也相差甚远。
声称。
此外，9月底，业内有消息称，英伟达还向台积电的3nm工艺下了订单，生产Blackwell架构B数据中心GPU。
预计会采用更注重性能增强的N3P或N3X工艺。
可以说，对于大多数芯片制造商来说，N3E及其变体才是真正的3nm。
三星方面，去年6月率先宣布GAAFET技术在3nm成功应用。
GAAFET的正式名称是Gate-All-Around FET。
架构上最明显的变化就是单位面积的利用效率。
晶体管架构的变化，图片/三星 众所周知，计算性能的第一层其实就是晶体管的“开与关”，代表二进制中的“0”和“1”，而下层是晶体管的内部沟道（也称为沟道）。
控制能力。
FinFET首次将沟道从水平变为垂直，三星采用宽沟道（纳米片）GAAFET技术，支持单位面积更多沟道的控制，从而实现：与5nm工艺相比，*第一代3nm工艺可降低功耗45%，性能提升23%，芯片面积缩小16%；而第二代3nm工艺可降低功耗50%，性能提升30%，芯片面积缩小35%。
（注：三星第二代3nm要等到明年。
）与台积电仍在使用的FinFET技术相比，GAA具有更好的静电控制能力。
法国信息技术电子实验室高级集成工程师Sylvain Barraud也指出：“与FinFET相比，GAA堆叠纳米线还具有更高的有效沟道宽度，可以提供更高的性能。
”事实上，台积电和英特尔也很早就宣布将在2nm节点正式引入GAA技术。
在3nm节点不引入GAA技术的主要担忧是技术成熟度低带来的良率问题。
三星GAA 3nm此前曾多次传出严重的良率问题，甚至在宣布量产后，还与美国Silicon Frontline Technology公司接洽合作，以提高3nm GAA工艺的良率。
因此，对于三星来说，关键是保持3nm GAA的能效优势，同时尽可能提高良率。
写在最后：今天，大家都明白了物理尺寸极小的芯片在现实世界中的重要性，而芯片的每一寸进步，实际上都会推动世界算力的大幅提升。
，这也是过去几十年来人类科技进步的主要推动力之一。
与1nm之后的未来相比，3nm目前遇到的问题既不困难，也不意外。
晶圆厂早已预料并做好准备。
但即使在芯片制造工艺已经无限接近物理极限的几年后，也从未出现过无法解决的问题。
当大规模集成电路出现时，不良的良率一度让很多企业失去了信心。
然而，仙童半导体、德州仪器等公司将芯片制造车间更换为无尘超洁净室，并且要求每个进入的人都穿着防护服。
极其严密的防护服可确保灰尘、汗水和头发不会损坏脆弱的晶圆，从而实现足够高的良率。
当MOS管（场效应晶体管）接近其性能极限时，很多人也认为晶体管已经不能再做小了，芯片性能已经达到了极限。
但最终，FinFET 架构继续推动芯片技术向前发展。
2016年，在台积电内部举办的一次运动会上，台积电创始人张忠谋被媒体问及摩尔定律是否已经终结。
他认为没有人知道这个问题的答案，因为前面至少有5nm、3nm和2nm技术。
但他相信摩尔定律的未来将是：没有出路，但仍有光明的未来。
【本文由投资界合作伙伴微信公众号授权：雷科技。
本平台仅提供信息存储服务。
】如有任何疑问，请联系投资界（）。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-17
06-17
06-17
06-18
06-18
06-18
06-17
06-17
最新文章
Android旗舰之王的过去与未来
智能手表不被开发、AR眼镜被推迟，Meta的产品经历了一波三折
为什么Cybertruck是特斯拉史上最难造的车？
更新鸿蒙3后，文杰允许你在车里做PPT了
新起亚K3试驾体验：追求“性价比”，韩系汽车仍不想放弃
阿维塔15登场！汽车配备了增程动力，理想情况下会迎来新的对手吗？
马斯克宣布创建 ChatGPT 竞争对手！ OpenAI的CEO给他泼了冷水， GPT-5可能会发生巨大变化
骁龙无处不在，是平台也是生态