安徽车企狂人，第四次IPO敲响钟声：蔚来市值2700亿
06-17
近年来，随着物联网技术的加速普及，降低端点设备中使用的微控制器单元（MCU）的功耗有着强烈的需求。
MRAM 比闪存需要更少的写入操作能量，使其特别适合数据更新频繁的应用。
然而，随着 MCU 对数据处理能力的需求激增，改善性能和功耗之间的权衡的需求也随之增加。
因此，进一步降低功耗仍然是一个紧迫的问题。
瑞萨电子最近还宣布开发出两项技术。
它们是： 1）使用slopepulse应用的自终止写入方案，根据每个存储单元的写入特性自动自适应地终止写入脉冲； 2）用于优化位数的写入顺序，同时与施加的写入电压相结合。
他们表示，这些技术可以减少自旋转移矩磁性随机存取存储器（STT-MRAM，以下简称MRAM）写入操作的能量和电压施加时间。
在采用 16 纳米 FinFET 逻辑工艺嵌入 MRAM 存储单元阵列的 20 兆位 (Mbit) 测试芯片上，写入能量降低了 72%，电压施加时间缩短了 50%。
瑞萨电子于 12 月 13 日在 12 月 11 日至 15 日于旧金山举行的年度 IEEE 国际电子器件会议 (IEDM) 上展示了这些成果。
满足这一需求的新型 MRAM 写入技术如下所述。
使用斜率脉冲的自终止写入方案利用磁隧道结（MTJ）器件的高阻态（HRS）和低阻态（LRS）来表示值1和0，将二进制数据存储在MRAM中， 分别。
此前，业界提出了一种自动终止写入方案，通过在施加固定写入电压期间监视存储单元电流来检测写入完成，并自动停止写入电压的施加，从而减少写入能量和电压施加时间。
。
然而，与存储单元特性的变化和检测写入完成的比较器电路的检测精度等因素相关的问题阻碍了稳定且一致的写入完成检测的成功实现。
为了解决这些问题，在传统的自终止写入中，当MTJ从HRS变为LRS时，在写入操作期间不施加固定电压，而是使用随时间逐渐上升的斜坡电压。
这使得能够稳定且一致地检测写入完成情况。
即使由于存储单元特性的变化和其他因素导致存储单元电流在状态转变之后没有立即达到检测器电路的检测电平，随后写入电压的逐渐上升也会增加存储单元电流。
这最终将超过检测电平，从而允许检测写入完成并停止施加写入电压。
在状态改变为相反方向(从LRS到HRS)的写入操作期间，存储单元电流从大电流改变为小电流，因此不可能使用斜坡电压脉冲来检测写入完成。
因此，采用电流源电路倾斜增加写入电流，并通过电压检测电路监控写入电压，判断是否超过预设判断电压，以检测写入完成。
同时写入次数优化技术 以前，MRAM写入电压是根据存储单元特性变化中最差的位写入特性来确定的。
这意味着需要高写入电压，并且需要使用电荷泵电路来生成它。
为了减少电荷泵电路的面积和功耗，例如，将MRAM宏的写入单元分为四组或更多组，并且依次施加每个写入脉冲。
然而，这增加了分区数量的写入电压施加时间。
为了解决这个问题，瑞萨电子着眼于通过允许高达 10% 的写入失败位来显着降低写入电压。
首先，通过降压转换器电路使用由MCU的IO电压产生的低写入电压，将写入电压同时施加到写入单元中的所有位。
在此步骤中，基于各个位的写入特性，使用上一节中描述的具有斜坡脉冲的自终止写入方案来执行自终止写入操作。
接下来，使用电荷泵电路生成的高写入电压写入剩余的 10% 位。
得益于该技术，写入电压的施加分两个阶段完成，与将写入单元分为四组或更多组的传统方法相比，整体写入电压施加时间可以减少50%或更多。
此外，对于绝大多数位，该技术在写入操作期间不需要高耗电的电荷泵，而是使用降压转换器从外部电源电压获取写入电压。
这有效降低了写入能耗。
在使用16nm FinFET逻辑技术的20Mbit嵌入式MRAM存储单元阵列测试芯片上进行的测量中，证实上述两种技术的结合可以减少72%的写入能量，并缩短50%的写入脉冲施加时间。
瑞萨电子不断开发增量技术，旨在将嵌入式 MRAM 技术应用于 MCU 产品。
展望未来，瑞萨电子将致力于进一步提高容量、速度和功效，以适应一系列新应用。
迈向新型 MCU 存储 让我们来谈谈新兴非易失性存储器 (eNVM) 的进展。
在讲eNVM之前，我们必须先讲一下嵌入式闪存（eFlash）。
现在几乎所有 MCU 细分市场都使用 eFlash 解决方案。
什么是嵌入式闪存？内置微控制器、SoC等组件的闪存一般称为“嵌入式闪存”。
它与独立存储器最大的区别在于是否采用CMOS逻辑作为平台。
摩尔定律的趋势要求晶体管继续向更小的尺寸缩小，但嵌入式闪存的缩小已经接近极限。
这主要是因为闪存的缩小程度跟不上CMOS逻辑的缩小程度。
我们都知道，目前量产CMOS逻辑最先进的技术节点是5纳米，而量产一代闪存微控制器还停留在40纳米节点。
加工尺寸差距为8倍，技术代际差距至少有四代（假设代际间隔为：7nm时代、14nm时代、28nm时代）。
与普通逻辑半导体相比，由于嵌入式闪存的存储单元采用特殊结构的晶体管，因此需要更高的读写电压。
理论上来说，实现小型化并不容易。
另外，22nm一代之后，所有CMOS逻辑晶体管都将是三维的，成为FinFET。
开发嵌入式闪存晶体管的技术极其困难。
因此，人们正在积极开发可以替代嵌入式闪存的非易失性存储技术（eNVM技术），包括相变存储器（PCM）、自旋转移矩随机存取存储器（STT-RAM）、电阻式随机存取存储器（RRAM） ），还有Intel的Optane等等。
嵌入式非易失性存储半导体（eNVM）技术有两个主要优点：首先，在生产多层电路时存储元件被埋置，不受晶体管技术的限制。
其次，与闪存相比，读写所需的电压较低。
因此，就28纳米之后的技术世代而言，eNVM技术有望取代eFlash技术。
ePCM技术在MCU舞台上处于领先地位。
eNVM 技术最强大的补充技术是 STT-MRAM 技术。
几家主要晶圆厂也在积极采用 eMRAM 技术。
在ISSCC上，台积电介绍了其32MbMRAM的进展； 2020年3月，主要晶圆制造商GlobalFoundries宣布其22nm FD-SOI平台的嵌入式eMRAM已投入生产； 2020年3月，三星推出首款商用eMRAM产品；英特尔还发布了有关 MRAM 研究的新论文。
据说STT-MRAM技术应该是各大MCU厂商的首选，因为eMRAM比eFlash更快、更省电。
与作为前端技术的eFlash不同，eMRAM的磁性存储元件构建在后端金属层上，这有利于其集成到逻辑过程中。
FD-SOI不会影响前端晶体管。
然而，事情的发展却并非如此！ ePCM技术在MCU舞台上处于领先地位。
据pc.watch报道，令人惊讶的是，在28nm一代之后的生产技术中，微控制器厂商首先发布的eNVM技术并不是STT-MRAM，而是ePCM（ePCM，PhaseChangeMemory）。
微控制器制造商巨头意法半导体去年12月宣布，已开发出可替代28纳米逻辑的汽车嵌入式相变存储器半导体。
随后，当年2月，意法半导体宣布开始量产28纳米一代32位微控制器——“Stellar”系列。
“Stellar”系列不使用嵌入式闪存。
作为一款42MB的微控制器，它可以内置容量巨大的嵌入式PCM。
第一代产品内置16MB大容量PCM，内置6核ArmCortex-R52（最大工作频率MHz），8MB RAM。
工作温度范围：-40℃~℃，满足车辆可靠性要求“0”（AutoGrade0）。
工艺技术采用28nm一代FD-SOICMOS技术。
“Stellar”系列汽车 32 位微控制器概述。
（图片来自：意法半导体公开资料。
）通过pc.watch的报道，我们发现ePCM技术的优势在于存储元件的结构相对简单。
它仅包含上下电极，层数少于五层。
然而，STT-MRAM技术下的存储元件结构很复杂，至少有10层。
这种差异将直接影响成品率。
此外，当从外部施加磁力时（用于电机控制方向），ePCM技术不需要屏蔽。
在STT-MRAM技术下，仅硅晶圆就具有较弱的抗磁性。
在电机控制方面，一些使用场景需要采用磁性保护层封装模式。
这增加了包装成本。
PCM技术为何能进入汽车存储半导体？人们普遍认为PCM技术不适合汽车半导体。
PCM利用一种称为“硫属化物”的化合物（合金）的晶态和非晶态（非晶态）之间的巨大电导率差异来存储数据。
通过控制加热和冷却来改变化合物的状态。
改变为非晶态（数字“0”）的动作称为“复位”。
在“复位”作用下，“硫属化物”合金在很短的时间内迅速加热到高温，并在很短的时间内快速冷却。
转变为晶态（数字“1”）的动作称为“凝固”。
在“Set”动作下，“Chalcogenaide”合金被加热稍长的时间和较低的温度，并缓慢冷却稍长的时间（这里的时间和温度是相对于“Restart”而言的）。
相变存储器半导体（PCM）的存储器结构（概念图）。
“硫属化物”化合物的薄膜通过上下电极连接到加热器的金属膜。
“硫属化物”合金在晶态下具有低电阻，在非晶态下具有高电阻。
（图片来自：pc.watch） 相变存储器半导体（PCM）的存储原理。
通过控制加热和冷却的温度和时间，非晶态（左）和晶态（右）反复循环。
（图片来自：意法半导体公开资料。
）标准情况下，PCM中使用的“Chalcogenaide”化合物为Ge2Sb2Te5，Ge（锗）、sb（锑）、Te（碲）以2:2的比例混合： 5.它通常表示为“GST-”或“GST”。
“GST-”的相变需要的时间极短，为数十ns（纳秒），相变次数为数万次以上。
GST-的结晶温度较低，约为10度，因此使用GST-的PCM的使用温度上限约为10度。
因此，它可以用于消费电子领域（因为它的温度上限为度或85度），但很难应用于温度上限为度的工业领域。
不能应用于上限温度为℃或℃的车辆。
以上是关于PCM的常识。
超耐热PCM材料的发明颠覆了上述PCM常识。
意法半导体开发了一种具有更高结晶温度的GST材料。
该材料具有较高的Ge（与GST-相比）含量，应用于嵌入式PCM（意法半导体内部称为“GeRichGST”或“T Alloy”）。
“GeRichGST”的结晶温度高。
利用本次研发成果，将实现满足汽车级半导体可靠性等级“0”（AutoGrade0）的内置PCM微控制器的量产。
满足汽车半导体可靠性级别“0”的嵌入式 PCM 材料 (ePCM) 概述。
（图片来自：意法半导体公开资料） 面积减半的ePCM 此外，意法半导体还在今年12月举行的国际IEDM学会上公布了将存储单元面积减半的嵌入式PCM技术（ePCM）。
意法半导体在今年12月举行的IEDM上宣布的第一代ePCM技术，存储单元面积为0.2um。
今年12月在IEDM上发布的ePCM技术（姑且称之为“第二代”），其存储单元面积极小，仅为0.2um。
历次国际学会及学会论文发表的所有嵌入式非易失性存储半导体（包括嵌入式闪存）中，0.2um是面积最小的。
第二代存储单元的面积仅为第一代的53%。
尽管CMOS逻辑也采用相同的生产技术（28纳米一代FCSOICMOS工艺），但ePCM技术下的存储单元面积减少了近一半。
上图是存储容量为16MB（Mbit）的嵌入式PCMmicro硅芯片的图片。
左边是IEDM上发布的第一代产品，右边是IEDM上发布的第二代产品。
两者均来自 IEDM 论文。
然而，左右图像的缩小比例不一致。
第一代和第二代最大的区别就是单元选择器和选择器的分离。
第一代选择器是 n 型通道 MOSFET。
由于它是 FDSOI，因此即使应用 BackBodyBias，存储单元选择器也是标准的。
在第二代中，由于存储单元选择器更小，所以单元选择器是垂直pnp双极晶体管（Bipolar Transistor）。
FDSOI的p型阱（Well）为集电极（Colletcor），n型阱为基极（Base），p型扩散层为发射极（Emitter）。
为了能够与CMOSLogic进行工艺互换，保留了与nChannelMOS相同的虚拟栅极（DummyGate）。
此外，还采用极浅沟槽（称为SSTI，Super-ShallowTrenchIsolation）来分隔位线（BitLine）之间的元件，从而缩短位线之间的距离。
每4条位线通过SSTI聚集在一起并与其他位线分开。
对于字线的元件隔离，仍采用STI(ShallowTrenchIsolation)。
通过以上努力，存储单元的面积已经大大减少。
意法半导体开发的嵌入式PCM（ePCM）技术比较。
（表格来自：作者根据IEDM上发表的论文和演讲制作了这个表格。
）在IEDM上，一些论文和演讲提到了16MB Macro的生产良率随时间的变化，良率几乎接近%。
也就是说，在ePCM的生产中，只在CMOS逻辑中添加了两层薄膜。
使用第二代ePCM技术生产的16MB Macro的良率图表显示，良率几乎接近%。
（图片来自：IEDM发表的论文。
）虽然ePCM技术确实取得了一些进展，包括在材料和面积上，但将ePCM技术推广到半导体市场还存在一些不确定性。
尽管意法半导体从事28nm代FDSO ICMOS逻辑的代工业务，但尚不确定是否会提供ePCM技术。
另一方面，如上所述，由于已经有许多经验丰富的Foundry公司同时提供28nm代和22nm代逻辑半导体，因此从微控制器制造商和半导体控制器制造商的角度来看，嵌入式STT-MRAM技术更容易使用。
所以，目前还不清楚哪种存储技术会成为这场战斗的胜利者，因为一项技术的推广需要芯片制造商、技术授权商、晶圆代工厂、工具和设备制造商等多个产业链的参与就支持一下。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-06
06-17
06-17
06-17
06-18
06-18
06-17
06-18
最新文章
欧盟宣布《芯片法案》，具体内容在这里！
TrendForce：第三季度内存价格小幅上涨3-8%，移动内存或贵却卖不动
英特尔、美光CEO：解决核心短缺危机不能单靠企业和政府援助
韩企Q1收购全球30%芯片制造设备
外媒：安博凯直接投资基金有意收购封测大厂Amkor
三星发布2nm计划，晶圆代工竞争迈向新节点
南通：打造国内最大的封装测试产业化基地
韩媒：三星正在研究用于芯片生产的聚焦环新材料