13年后，美团成为各大公司的“瓜分对象”
06-17
据雷锋网报道，三星近日在日本举办了三星代工论坛（Samsung Foundry Forum，SFF），并发布了多项重要信息。
除了重申计划在未来几个季度开始使用极紫外光刻 (EUVL) 进行大批量制造 (HVM)，同时重申计划使用 3nm 节点的栅极 FET (GAAFET) 之外，三星还添加了全新的 8LPU 工艺技术它的路线图。
此外，2019年3D SiP的推出以及2018年3nm节点的风险量产也是亮点。
整体10nm节点三星代工路线图已于今年早些时候公布，因此在SFF Japan上，三星重申了其部分计划，也做出了一些修改，并提供了有关其未来计划的一些额外细节。
首先，三星在10纳米工艺的基础上增加了名为8LPU（低功耗终极）的新工艺。
根据三星的分类，这是为需要高时钟频率和高晶体管密度的SoC准备的工艺。
8LPU是8LPP技术平台的进一步升级，可能会增加晶体管密度并提高频率。
三星的8LPP技术于去年投入生产，基于三星的10纳米节点开发。
与10LPP相比，更窄的最小金属间距可以减少10%的面积（相同的复杂度），并降低10%的功耗（相同的频率和复杂度）。
不过，三星并未透露其如何在8LPP的基础上改进8LPU，例如设计规则、新库和最小金属间距等。
三星的 8LPP 和 8LPU 技术针对的是需要比 10LPC 和 10LPU 工艺更高的性能或更低的功耗或更高的晶体管密度，但无法使用三星的 7LPP 或更先进的制造技术 EUVL 的客户。
8LPU 的风险生产将于 2020 年开始，预计明年在韩国器兴市的 Fab S1 工厂开始量产。
7LPP EUV正在进行中。
去年，三星承诺将在2020年开始使用7LPP生产芯片。
三星似乎已经开始制造7LPP SoC，但可能仅限于其母公司，因为其MPW（多项目晶圆）服务时间表并未提及7LPP 。
。
7LPP生产技术将是三星代工厂的旗舰工艺，因此它很可能首先用于三星的移动SoC。
同时，该工艺也适用于HPC、ML和AI芯片。
例如，三星正在为定制芯片准备专用IP，包括Gbps+SerDes等。
在论坛上，三星表示已在韩国华城的Fab S3安装了多套ASML Twinscan NXE:B EUVL步进扫描系统。
当然，具体数字并未透露，但很明显，扫描仪的每日晶圆 (WPD) 性能符合其批量生产目标。
事实上，由于EUV将首次用于HVM，三星代工厂并不倾向于将其扩展到特定客户的设计之外（三星和高通已为2020年生产的Snapdragon 5G SoC选择了7LPP）。
三星将在三花工厂建立另一条生产线后扩大 EUV 光刻技术。
这条生产线预计耗资6万亿韩元（约合46.15亿美元），预计于2019年竣工，HVM将于2020年启动。
因此，三星使用EUVL设备的生产将仅限于一家工厂进行至少数次生产。
这可能就是三星代工厂开发8LPP和8LPU工艺的原因。
5/4nm风险试产当华城新生产线投产后，三星承诺将开始5/4nm节点的风险试产。
三星正在准备5LPE、4LPE和4LPP技术，当然也可能会添加。
根据三星迄今为止透露的信息，它们将有一些相似之处，这将简化从 5LPE 到 4LPP 的迁移。
三星在 SFF Japan 上展示的一张幻灯片显示，三星预计将于 2020 年开始使用 5/4nm 节点的芯片的风险生产，这表明这些工艺技术将共存而不是相互追随。
由于三星没有理由设计竞争制造工艺，因此更有可能的是，其5LPE将在2020年首先用于HVM，然后4LPE/4LPP将使用随后添加的EUV设备，除非三星的路线图发生重大变化。
需要记住的一件事是，三星的 5/4 nm 将是该公司使用 FinFET 晶体管的最后一个节点，这就是为什么它将成为未来许多年使用的“长”节点，就像今天使用的 28nm 技术一样。
3nm 风险生产三星宣布的一个惊喜是将于 2020 年开始其 3nm 节点的风险生产，比之前的预期至少提前了一年。
三星的 3nm 将是第一个使用该公司自己的 GAAFET 实现的节点，称为 MBCFET（多桥通道 FET），并包含至少两种工艺技术：3GAAE 和 3GAAP（3nm 早期/plus 环栅）。
不过，三星仍然没有公布任何3GAAE和3GAAP的目标，也很难说该公司何时会生产基于MBCFET技术的商用SoC。
今天我们了解到，这两种技术都依赖于 EUVL，因此在使用它之前，三星必须确保 EUV 提供必要的良率和性能。
考虑到三星对ASML Twinscan NXE:B EUVL步进扫描系统的性能感到满意，并期望WPD生产率进一步提高，因此有可能将其引入3nm节点。
18FDS将于2018年投入风险生产。
虽然GAAFET只有几年的时间，但平面晶体管的技术不会无处不在，并将继续发展。
三星代工厂将继续支持FD-SOI技术，并将成为格罗方德22FDX和12FDX产品的有力竞争对手。
三星代工厂计划在 2020 年使用其 18FDS 开始风险生产，因此 HVM 即将到来。
该技术使用与三星 14LPE/14LPP（最初为其 20nm 平面工艺开发的技术）相同的 BEOL 互连，但采用了新的晶体管和 FEOL。
三星承诺，与28FDS相比，18FDS的性能将提高20%（在相同的复杂度和功耗下），功耗降低40%（在相同的频率和复杂度下），并且芯片面积将缩小30%。
特别重要的是，18FDS将支持RF和eMRAM，使三星代工厂能够满足2019年及以后5G时代的RF和嵌入式存储器的各种应用需求。
3D 系统级封装提供的芯片封装技术最近变得越来越重要，因为将所有器件集成到单个处理器中变得越来越困难和昂贵。
三星（如台积电和 GlobalFoundries）已经为复杂产品提供了许多封装解决方案，例如用于移动 SoC 的 FOPLP-PoP 和用于 HBM2 DRAM 芯片的 I-Cube (2.5D)。
明年，三星将提供其3D SiP（系统级封装）解决方案，使其能够将各种设备封装在小面积的三维封装中。
三星代工的 3D SiP 将成为业界首批异构 3D SiP 技术之一（目前所有 SiP 均为 2D）。
该封装解决方案将使半导体合同制造商能够使用采用完全不同工艺技术制造的组件来组装 SiP。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-17
06-18
06-17
06-17
06-18
06-17
06-18
06-18
最新文章
英特尔收购芯片制造商eASIC，进一步减少对CPU的依赖
西门子携手现代汽车、起亚公司，共同推动交通运输行业数字化转型
行业领导者制定 Open Eye MSA 来帮助实现高速光连接应用
三星电子和 NAVER 合作
意法半导体和 Leti 合作开发 GaN-on-Si 功率转换技术
青岛将大力发展高世代TFT-LCD和Micro LED项目
长电科技参加IMAPS器件封装大会
三星正式发布Exynos 990旗舰处理器