6 月 21 日 -一年一度的机器视觉普及峰会VisionCon2019在苏州再次启幕！
06-06
Mentor随着AI时代的到来，市场对大数据处理速度的需求越来越高。
众所周知，工艺技术的进步是实现高性能计算的最有效途径之一。
因此，市场对先进工艺的需求将会越来越旺盛。
根据IC Insights发布的《年全球晶圆产能》报告，预计今年开始先进工艺IC产能将持续增长。
然而，我们都知道，随着晶体管的缩小，先进工艺继续向前发展变得越来越困难，成本也越来越高。
这也引发了行业的变革。
迄今为止，只有少数企业仍在坚持先进工艺的研发。
在此形势下，如何解决先进制造工艺的最新挑战成为业界关注的焦点。
无晶圆厂在迈向先进工艺的过程中面临着新的挑战。
随着先进工艺的不断发展，也面临着许多挑战。
通过采用先进工艺，Fabless客户可以在PPA中“轻松”获得巨大收益。
然而“天下没有免费的午餐”，客户要付出的代价：首当其冲的就是“单片晶圆成本大幅上涨”，其中包括日益高昂的巨额NRE掩模制造成本摊销。
其次，对提高先进工艺良率提出了更高要求。
当引入新的制造工艺时，至少存在两个良率问题：一是如何解决最初的低良率问题，即良率爬坡问题。
其次，即使新的工艺节点逐渐成熟，随着工艺节点变得越来越小，不同布局设计之间的良率差异也会越来越大。
第一个问题是，随着工艺变得越来越小，提高产量变得越来越困难。
此前，提高一代工艺的良率需要1.5至2年的时间。
在达到 14/7/5/3nm 后，无晶圆厂通常需要更长的时间才能完成良率攀升。
这也意味着收益率攀升的代价越来越高。
第二个问题是，随着先进制造工艺的进步，每个新技术节点每片晶圆的成本都会增加15%-20%。
据介绍，1%的良率意味着1.5亿美元的净利润，这也是芯片顺利量产的必由之路。
换句话说，如果先进制程的基本良率没有达到一定水平，Fabless贸然转向先进制程的话，从单颗芯片的成本来看，将会得不偿失。
EDA 是解决先进制造工艺良率提升挑战的关键之一。
EDA 如何帮助提高无晶圆厂先进工艺良率？西门子EDA中国Calibre高级产品经理牛凤举指出：在CPU作为先进工艺制造主导产品的时代，Fabless客户在营收方面最关心的技术指标是Performance和Area，因此摩尔定律的内容是：集成电路上可以容纳的晶体管的数量。
大约每18个月数量就会增加一倍，性能也会增加一倍。
当价格不变时；或者换句话说，每18个月可以购买的计算机性能就会增加一倍。
多于。
先进制程制造 在手机芯片为主导产品的时代，Fabless客户在营收方面最关心的技术指标是Power、Performance和Area，俗称PPA。
相信在即将到来的以AI芯片为主导产品的时代，随着芯片尺寸的爆发式增长或者3DIC时代的到来，先进工艺的基本良率必然会变得越来越难达到。
Fabless客户在营收方面最关心的技术指标也将不可避免地进一步演变为Yield、Power、Performance和Area，未来可能统称为YPPA。
同时，如果在Power和Performance指标未完全满足的情况下考虑缺陷Dies的良率问题，那么Fabless先进制程芯片的良率问题在Tier II Fabs中尤为严重！解决先进工艺的良率问题，就像历史上面积、性能、功耗问题的相继出现和不断解决一样，需要逐步形成系统的解决方案，至少涉及以下三个方面的共同进步。
：一是芯片设计方面的DFM（Design-for-Manufacture）。
芯片设计参数和结构设计的合理性将与相应的制造工艺特点相一致。
否则，芯片性能就会缺失，良率也会过低。
因此，提高芯片设计与工艺变异的一致性可以在一定程度上保证先进工艺的良率。
二是制造过程中Digital Twin的数字化转型。
金属带材的变形、灰尘颗粒和多余物体的出现，或者工艺控制无法保证工艺窗口等，都可能导致先进工艺的良率低下。
这需要 OPC、蚀刻和 CMP 等 EDA 建模技术的进步，以确保先进工艺的良率。
三是产后良率分析技术DDYA（Diagnosis-Driven-Yield-Analysis）。
如果生产后芯片良率出现问题，在设计和生产过程中就需要采用DFT诊断等系统方法来诊断失效芯片。
过程中遇到了哪些问题，为后续提高良品率提供科学诊断依据。
这项技术现在已经非常成熟了。
西门子EDA为先进工艺良率的提升保驾护航。
西门子 EDA，EDA 电子设计自动化 (EDA) 软件领域的领导者 Mentor Graphics 于 2016 年被西门子收购。
此举旨在向市场突出电子系统和集成电路。
(IC) 设计工具的巨大客户价值。
Calibre是西门子EDA产品，是业界最高性能的EDA平台，专门针对复杂芯片设计的物理验证挑战而开发。
它基于先进的分层算法和技术，能够快速、准确、完整地进行混合集成电路的物理验证和寄生参数提取。
目前已被全球主流晶圆厂采用，并成为其内部物理验证标准平台。
据介绍，Calibre物理验证平台涵盖了Design、Mask以及芯片制造过程中的所有验证步骤，用于Signoff级验证。
牛凤举表示，虽然Calibre在提高良率方面取得了优异的成绩，但面对先进制造工艺的最新挑战，EDA工具也需要升级。
对于西门子EDA来说，公司想做的是“更快更快，更好更好”。
作为行业领先者，Running Ahead是公司技术战略的最佳选择。
对于“更快更快”，牛凤举的解释是：对于带有物理验证的EDA工具来说，速度是制胜的关键。
将并行计算和人工智能技术集成到EDA工具中是满足市场速度要求的有效解决方案之一。
在“Better Better”方面，西门子EDA要做的就是在现有基础上扩展Calibre产品线，进一步解决先进工艺良率遇到的最新挑战。
其中包括：Calibre YE、Calibre PERC、Calibre Realtime Digital、Calibre Realtime Custom、Calibre DRC/LVS Recon、Calibre xACT等平台上新产品的推出、升级和改进。
最后，牛凤举指出，在如何解决先进工艺的最新挑战方面，西门子EDA不仅有与时俱进的产品线Calibre，还有在Design Creation方面优化功耗的PowerPro产品，并在库单元优化方面优化标准单元。
具有库性能的Solido产品、Design-for-Test中具有更高压缩因子的Testkompress SSN产品、具有Cell-Aware-Diagnostic的RCAD产品Tessent Diagnosis等。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-18
06-18
06-18
06-18
最新文章
英特尔收购芯片制造商eASIC，进一步减少对CPU的依赖
西门子携手现代汽车、起亚公司，共同推动交通运输行业数字化转型
行业领导者制定 Open Eye MSA 来帮助实现高速光连接应用
三星电子和 NAVER 合作
意法半导体和 Leti 合作开发 GaN-on-Si 功率转换技术
青岛将大力发展高世代TFT-LCD和Micro LED项目
长电科技参加IMAPS器件封装大会
三星正式发布Exynos 990旗舰处理器