筑见智能科技完成2亿元C轮融资，获两大国有银行联合投资
06-18
合成孔径雷达成像算法中，较为成熟且应用广泛的算法主要有距离多普勒（R-D）算法和线性调频缩放（CS）算法。
R-D算法复杂度较低，操作也比较简单。
虽然其成像质量不高，但相比于对稳定性、存储空间、功耗和实时性有较高要求的实时SAR成像系统来说，它的应用非常广泛。
方位脉冲压缩系统是整个距离多普勒(R-D)算法设计的关键。
随着FPGA芯片的快速发展，在FPGA上实现实时雷达成像方位脉冲压缩系统已经成为可能。
1 脉冲压缩和方位脉冲压缩系统的结构 1.1 脉冲压缩的基本原理 要实现脉冲压缩，必须满足两个条件：首先，发射的脉冲必须具有非线性相位谱及其脉冲宽度与有效谱宽的乘积》1；其次，接收机中必须有压缩网络，其相频特性应与发射信号实现“共轭匹配”。
Chirp信号又称Chirp信号，是一种广泛应用于信号处理领域的脉冲压缩信号。
线性调频信号是一种具有矩形包络的宽脉冲信号，其特点是具有二次非线性相位谱和线性频谱，即频率具有线性特性。
一维线性调频信号的表达式为 ，其中t是时间变量，T是线性调频脉冲宽度，f0是载波频率，k是FM斜率。
信号的相位函数和频谱函数为 由式（2）可以看出，信号的调频斜率与时间呈线性关系。
由于线性调频信号的上述特点，线性调频信号适合脉冲压缩，是一种典型的脉冲压缩方法：首先，线性调频脉冲的相位谱是非线性的，具有较大的时间带宽积;其次，匹配滤波发射机是一个传输网络，当输入是已知信号加白噪声时，获得最大输出信噪比，满足压缩网络的条件。
因此，采用匹配滤波器对信号进行滤波，以获得输出信号的最大信噪比。
线性调频信号脉冲压缩的基本原理可以概括为：对宽脉冲线性调频信号进行匹配滤波，将其能量集中到窄脉冲信号上，从而得到对应的线性调频信号大时间带宽积。
高分辨率。
线性调频信号脉冲压缩的具体实现是首先将一维线性调频信号从时域转换到频域，然后求出相应匹配滤波器的传递函数。
匹配滤波器脉冲响应是信号的时间镜复共轭，其时域表达式为 h(t)=C·s*(t-t0) (3) 根据驻相原理，可得匹配滤波器的传递函数为 线性调频信号通过匹配滤波器完成脉冲压缩过程，输出表达式为 1.2 方位脉冲压缩系统结构 实现R-D算法中的方位脉冲压缩 思路是首先通过FFT将信号变换到频域，然后通过FFT对匹配函数的结果进行匹配和相乘，最后通过IFFT得到压缩脉冲。
在FPGA上实现时，应包括输入\输出数据控制模块、FFT\IFFT模块、匹配函数运算模块、匹配乘法模块。
数据流程及各模块之间关系如图1所示。
距离脉冲压缩数据首先进入输入数据控制模块，送入FFT运算模块。
同时，匹配函数运算模块工作，输出计算出的匹配函数，与FFT输出结果同时发送至匹配乘法模块。
相乘结果送入IFFT模块，最后通过输出数据控制模块输出IFFT结果。
2方位脉冲压缩系统的FPGA设计 2.1输入/输出控制模块 输入数据控制模块的主要功能是向FFT模块发送数据，同时提供所需的控制信号通过FFT模块，得到数据有效信号等。
当数据流入数据控制模块时，必须做好缓存工作，保证与FFT控制信号同步进入FFT模块。
为了节省FPGA资源，可以复用具有相同功能的模块，例如FFT/IFFT。
如果FFT和IFFT模块复用，则应在输入模块中添加状态机进行控制。
状态1为没有任何原始数据输入且没有数据输入进行IFFT运算的状态；状态2为只有原始数据输入但没有IFFF操作数据输入的状态；状态3是没有原始数据输入但有用于IFFT运算的数据的状态。
输入的状态。
状态机只需要一个具有有效原始数据的使能信号和一个经过匹配和相乘后具有有效数据的使能信号来进行控制。
状态1表示整个系统处于等待数据输入初始化的工作状态。
状态2表示对原始数据进行FFT运算的工作状态。
状态3表示匹配乘法后对数据进行IFFT的工作状态。
在FFT模块和IFFT模块复用的结构中，输出控制模块的作用是将匹配和相乘的数据发送到输入数据控制模块，然后从输入发送到FFT模块数据控制模块。
完成IFFT运算；当计算出IFFT结果时，输出数据控制模块直接输出结果。
要实现上述功能，只需要使用状态机即可。
其工作原理类似于输入数据控制模块中的状态机 2.2 FFT/IFFT模块 在FFF/IFFT模块的设计中，为了改进设计，为了提高性能而增加为了提高设计的灵活性，采用Altera公司4月份推出的版本号为2.1.3的FFT IPcore来进行FFT和IFFT运算。
IP核是一个高性能、高度参数化的FFT处理器，可以执行正向复数FFT和逆复数IFFT。
2.3 匹配函数运算模块 方位压缩的匹配函数是匹配函数，然后通过FFT变换到频域。
在FPGA实现过程中，必须将模拟参数量化为离散的数字参数进行处理。
其中，γm(RB)，RB以雷达到场景中心线的距离Rs为参考进行数字量化，即每个距离单元的RB = Rs + n deltaR，则RB是一个相对常数到每个距离单位。
慢时间 tm 用脉冲重复时间 1/PRF 进行数字量化，并且是相对于每个方位角单位的常数。
设计时，由于γm(RB)对于同一距离单元来说是常数，因此不同距离单元的γm(RB)可以按照一定的顺序存储在ROM中，在处理不同距离单元时可以读取相应的值。
γm(RB)。
αr(tm) 使用汉明窗实现。
对于exp()，使用CORDIC算法生成sin和cos来实现。
如果一个距离单位nan有采样点，则向量PRF是一个常数，所以只需要设计一个生成向量[-nan/2:nan/2-1]2的模块，即向量[- nan 每个时钟周期发出/2:nan/2-1]2中的一个数。
匹配函数运算模块框图如图2所示。
Account CORDIC模块的实现是重点匹配功能操作模块的设计。
CORDIC（坐标旋转数字计算机算法）是一种坐标旋转数字计算方法。
主要用于三角函数、双曲线、指数和对数的计算。
CORDIC模块采用18级流水线结构实现，如图所示图3 18级 寄存器组中下一级寄存器的输入数据是通过移位后的上一级寄存器的输出数据相加或相减得到的。
控制模块的输入完全由控制模块控制。
模块的输入是sin和cos计算的角度э1，控制模块还采用了流水线结构来对应18级寄存器组来控制各级流水线。
18级流水线设计需要18个时钟。
一次计算的结果需要一个时钟周期，而后续计算的结果只需要一个时钟周期。
流水线结构的特点非常适合方位脉冲压缩匹配函数运算的设计：第一，实时成像需要较高的数据吞吐量，这与流水线结构的优点是一致的；第二，距离单元的数据随时钟顺序进入运算 模块化，即一个时钟周期读取一个距离单元的数据，这非常符合流水线结构的特点。
采用流水线结构实现CORDIC算法，可以在每个周期将匹配函数的数据一一输出，只做同步工作，使匹配函数的数据与距离脉冲压缩结果匹配相乘因此。
2.4 匹配乘法模块 匹配乘法模块的主要工作是将距离脉冲压缩数据的FFT结果与匹配函数相乘，然后将相乘结果发送出去。
匹配乘法模块的核心是复数乘法器。
复数乘法器由四个普通乘法器和两个加法器组成。
假设完成了(a+bi)×(c+di)的运算，首先计算四个实数a×c、a×d、b×c、b×d以及实数的乘法运算，并且然后进行减法运算 a× c-b×d 的结果作为复数乘法器输出的实部，加法运算 a×d+b×c 的结果作为输出的虚部的复数乘法器。
数据的同步也是设计的重点。
因为距离脉冲压缩FFT后的数据和匹配函数的数据并不同时进入匹配乘法模块。
距离脉冲压缩和FFT后的数据先进入，主要是因为匹配函数运算的CORDIC采用流水线结构，需要18个时钟周期才能得到第一个计算结果，导致匹配函数数据出现延迟。
因此，需要对匹配乘法模块对距离脉冲进行FFT压缩后的数据进行缓存。
缓冲是使用 FIFO 模块实现的。
FIFO可以使用自己的IP核。
3 波形仿真与性能分析 验证方法采用对比法，即对单个目标点的仿真数据进行理论方位脉冲压缩仿真和基于FPGA的方位脉冲压缩仿真，得到得到的仿真结果进行了比较。
模拟数据中1个距离单位的点数为16点。
验证过程是第一位的。
在Matlab软件环境中对单点目标的一个测距单元的方位脉冲压缩进行仿真，即理论仿真，然后在Modelsim环境中对该测距单元的方位脉冲压缩进行FPGA仿真，并对比结果与Matlab得到的理论结果进行比较。
对比波形如图4所示。
测试选用 Ahera公司芯片EP2SFC5。
稳定工作时时钟频率可达MHz。
4 结论 方位脉冲压缩系统是本研发算法在FPGA中实现的关键。
文中给出的方案经过实验验证，满足设计要求。
实验表明，随着可编程器件规模和速度的不断提高，利用FPGA实现高速数字信号处理算法是可行且优越的。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-18
06-17
06-18
06-18
最新文章
PCBA质检员的日常工作内容
美国法院裁定VoIP不属于电信服务，需征税
雷达嵌入式工控主板如何使用？工控主板故障分析
摩托罗拉在西班牙促销Z8手机
中宇买下了一台三星机型，品牌和规模是合作的主要原因
舰载军用加固计算机热设计
谷歌开始对仍由HTC生产的谷歌手机进行内部测试
英国EE分享LTE发展经验教训，面临终端-语音-回传三大挑战