2024年新能源，价格战尚未结束
06-17
Cadence设计系统公司宣布对Cadence? Allegro?和OrCAD?系列产品进行全面改进，目标是通过新特性和功能提高性能和效率。
作为 Cadence SPB 16.2 产品版本的一部分，这项新技术有助于为 PCB 设计提供更短、更可预测的设计周期。
该技术对于使用高密度互连 (HDI) 的设计人员来说是一项重大改进。
它对于高端消费电子市场的客户尤其有价值，但也适用于计算技术和网络技术等领域，这些领域的用户一直在寻找约束驱动的HDI设计流程。
Allegro PCB中针对HDI设计引入的新技术包括新目标、大量微过孔新规则以及改进的过孔转换使用模型，并对整个PCB设计流程进行改变，以实现全面的约束驱动 HDI 设计流程。
为了提高协同设计的效率，设计分割也得到了改进，增加了新功能对设计进行水平分割，并增加了软边界，让用户更高效地并行工作，进一步缩短设计周期。
“NVIDIA Design 需要一种 PCB 设计解决方案，能够提供强大的约束驱动 PCB 设计流程，”NVIDIA 系统设计小组高级经理 Greg Bodi 说道。
“拥有由约束驱动流程驱动的 HDI 功能对我们来说非常重要。
为了实现我们快速上市的目标，这是必要的。
通过Allegro PCB 16.2版本中HDI设计的显着增强，我们估计PCB布局设计周期时间最多可缩短25%。
” 使用 Allegro PCB。
SI，用户可以快速准确地模拟并确认BER匹配。
利用新的先进眼图模板功能、新的全波电磁场模拟器，客户可以缩短产品上市时间并降低针对高频信号的设计成本。
开发成本，例如 PCI Express 2.0、SATA II、SAS II 等。
此外，Allegro PCB SI 还为可互操作、多供应商 IBIS 5.0 AMI 兼容模型提供仿真支持。
“BGA 引脚间距的持续缩小迫使许多细分市场的客户在其设计中使用高密度互连，”Cadence 产品营销总监 Steve Kamin 表示。
“Cadence 开创了约束驱动的 PCB 设计流程。
有多年的丰富经验，但客户也需要HDI能力。
随着 SPB 16.2 的显着改进，Cadence 现在提供了这两种功能，并且我们的一些客户已经看到了我们约束驱动的 HDI 设计流程的好处。
这些改进以及许多其他优点使其成为 PCB 设计人员的重要版本。
” 通过新版本引入的分组编辑和捕捉功能，用户可以快速准确地实现射频电路的重复使用、修改和定位。
借助新增的布局驱动的射频 PCB 设计功能，用户不再需要手动更新添加到布局中的射频电路元件的原理图。
结合改进的双向集成和安捷伦的 ADS 环境，Allegro PCB RF 使用户能够缩短创建混合信号数模 RF 设计的时间 SPB 16.0。
该版本投入了大量资金来提高 Allegro 和 OrCAD PCB 编辑器的可用性。
此次更新版本继续强调提高Allegro系列所有产品的可用性，无论是前端设计创建工具还是后端PCB布局。
工具。
OrCAD Capture 提高了生产力和可用性，包括更新的图形用户界面、改进的搜索功能以及用于设计 FPGA 内的新功能。
FPGA 的新设计中功能包括创建分割符号的能力。
领先的 FPGA 供应商工具可导入和导出 FPGA 引脚分配并提高易用性，使 FPGA 支持 ECO 流程 最后，工程师可以在其设计中指定并嵌入关键高速网络的物理和间距约束，从而再次提高性能。
这有助于缩短设计周期并消除硬件设计人员和 PCB 布局设计人员之间不必要的迭代。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-17
06-17
06-18
06-17
06-21
06-17
06-17
06-18
06-06
最新文章
使用电子管有哪些注意事项？如何检查电子管之间是否短路？
博通支付1200万美元和解SEC财务欺诈指控
八名运营商高管确认加入虚拟运营商
内蒙古农牧区雷电灾害成因分析及防雷对策
北京联通将5G应用于世园会远程医疗急救
TD-SCDMA最后一轮冲刺测试启动，产业前景更加光明
专访阿里云总裁王健：云计算服务平台梦想成真
USB2.0控制器CY7C68013的接口设计与实现