曾经的260亿美元巨头被5亿美元卖掉
06-17
1简介 基于NIOS核心处理器（含I2C总线模块）和Altera公司的FPGA设计制作的频谱分析仪，可用于工程指标的监控和诊断。
设计的关键模块包括：I2C总线控制的数据采集模块、FFT模块、FFT控制模块、Avalon总线接口和Atlantic总线接口模块以及VGA和LCD显示部分。
频谱分析仪的核心是DFT和快速算法FFT。
FFT主要分为基2、基4等固定几何结构，设计采用基2几何结构和点的FFT算法。
设计平台为Altera公司推出的Cvclone II，是一款高性能结构体系的PLD器件，包括FFT IP Core（知识产权核）。
同时Quartus II（Altera公司开发的IDE）软件具有强大的硬件仿真和逻辑分析功能，可以将Verilog HDL描述的硬件集成到FPGA的整体设计中。
2 结构设计 频谱分析仪的系统框图如图1所示，其主要模块包括：I2C总线模块、FIFO模块、平方和模块、FFT模块、VGA模块、显示器等。
频谱分析仪的硬件原理框图如图2所示。
图2包括FPGA的内部硬件电路和外围接口模块。
软件设计的实现基于NIOS II IDE。
整个软件设计一般分为四大任务：设计主任务、A/D采集控制、Flash存储任务和VGA控制监视器显示任务。
3 系统设计 设计中充分利用SOPC技术的优势，实现软硬件协同设计，在最短的时间内实现仪器功能。
从硬件设计和软件设计两个方面详细阐述了设计过程。
。
3.1仪器硬件设计 3.1.1核心设计简介 使用SOPC Builder在NIOS命令系统中集成A/D转换控制、I2C总线控制、VGA控制、FFT控制等控制模块，图 3 显示了 SOPC Builder 集成 IP。
3.1.2 硬件FFT IP CCore的定制和集成 FFT算子通过FFT Core实现。
其引擎结构为双单输出，I/O数据流采用突发模式。
。
FFT Core采用Atlantic Interface协议，输入接口作为主接收器，输出接口作为主发送器。
具体工作流程：系统复位后，数据源设置主汇日，表示有采样数据等待输入；作为响应，FFTCore设置mas_te_sink_ena，表示可以接收输入数据；数据源加载第一个复杂数据，同时设置master_sink_sop，表示输入数据块的开始；在下一个时钟，master_sink_sop 被清零，输入数据按自然顺序添加。
当输入数据到达该点时。
系统自然开始FFT运算。
通过设置/清除inv_i信号可以改变单个数据块的FFT转换方向。
inv_i信号必须与master_sink_sop信号严格同步。
当FFT转换完成后，子接收机已设置master_source_dav信号，表明子接收机可以接收FFT转换结果：同时设置master_source_ena信号，FFT Core输出运算结果自然顺序：在输出过程中。
设置 master_source_sop 和 master_soure_eop 信号以指示输出数据块的开始和结束。
具体接口定义如表1所示。
3.1.3 FIFO硬件设计 FIFO0是先进先出的数据缓冲区。
根据 FIFO 工作的时钟域，FIF0 可分为同步 FIF0 和异步 FIFO。
FIF0 的一些重要参数如下： FIFO 的宽度：指 FIF0 的一次读写操作的数据位。
FIFO的深度：指FIFO可以存储多少N位数据。
设计采用异步FIF0，宽度为16位，深度为16位。
3.1.4 I2C 总线设计 I2C 总线是由数据线SDA 和时钟SCL 组成的串行总线。
可以发送和接收数据。
I2C总线传输数据过程中共有三类信号，分别是：开始信号、结束信号和响应信号。
开始信号：当SCL为高电平时，SDA从高电平跳变到低电平，开始传输数据。
结束信号：当SCL为低电平时，SDA由低电平跳变为高电平，结束数据传输。
响应信号：接收数据的IC收到8位数据后，向发送数据的IC发送特定的低电平脉冲，表示数据已接收。
数据传输流程如图4所示。
3.1.5串并数据采集模块设计 由于FPGA音频接口采集到的信号是串行的，因此需要将串行信号转换为并行信号信号经过处理后，再送到NIOS核心处理器进行处理。
设计中只需要16位数据，FPGA音频采集输出端ADCDAT输出的24位串行数据考虑到数据计算可能会溢出导致失真，所以采样数据必须近似，所以选择将高15位数据补零，得到16位数据。
其设计接口包括：clk为系统时钟； AUD_ADCDAT为音频采集数据输入； data_out是并行输出； Wr为输出使能信号，用于控制完整数据的输出。
仿真波形如图5所示。
处理器和硬件加法器可以节省大量运算的时间，从而提高速度。
其设计如图6所示。
3.2系统软件部分设计 系统软件流程图如图7所示。
(1)系统初始化主要是指系统各部分的初始化。
由主控Nios软核通过12C总线对系统进行控制，包括A/D、按钮等的初始化。
(2)数据采集主要是指Nios软核从音频输出接口ADC-DAT读取数据并进行必要的处理。
(3)FFT IP核变换将采集到的数据经过FFT处理后发送给软核。
(4) NIOS 核心处理 NIOS 核心对转换后的数据进行处理，以便将其发送到显示器进行显示。
(5)图像显示 NIOS核处理后的最终数据通过VGA发送到显示器进行显示。
4 设计特点 4.1 FFT运算完全在硬件中实现，加快了数字信号处理的速度 在设计中实现。
FFF运算涉及大量的浮点乘法运算，软件很难达到其速度和实时性。
因此，FFT IP Core和硬件乘法器用于实现FFT方法。
在浮点运算期间。
直接使用 FFT IP 核和乘法器实现。
这大大加快了计算速度。
4.2 自定义 Avalon 总线接口 IP、LCD 和 FFT 控制器 在 SOPC Builder 中提供方便的向导。
帮助设计基于Avalon总线接口的IP核。
根据需要添加 LCD 和 FFT 控制器以完成设计。
这就是开放总线接口带来的好处和优势。
4.3 实现片上设计。
实现高集成度和可靠性 在FPGA内部实现全部控制和信号处理功能，这是传统设计方案无法实现的。
NIOS作为32位高性能处理器，可以配置在FPGA内部，成功实现了可编程片上设计，同时实现了高集成度和可靠性。
5 结论 基于对NIOS核心处理器和频谱分析仪的分析和掌握。
完成仪器硬件和软件部分的设计。
其中，FFT运算几乎完全用硬件实现，大大加快了数字信号处理速度；根据需要添加LCD和FFT控制器来完成设计；实现了片上设计，实现了高集成度和可靠性。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-17
06-18
06-18
06-18
06-17
06-18
06-18
最新文章
使用电子管有哪些注意事项？如何检查电子管之间是否短路？
博通支付1200万美元和解SEC财务欺诈指控
八名运营商高管确认加入虚拟运营商
内蒙古农牧区雷电灾害成因分析及防雷对策
北京联通将5G应用于世园会远程医疗急救
TD-SCDMA最后一轮冲刺测试启动，产业前景更加光明
专访阿里云总裁王健：云计算服务平台梦想成真
USB2.0控制器CY7C68013的接口设计与实现