融资中国2020（第八届）金融科技创新峰会圆满落幕
06-17
0简介 在通信对抗研究中，为了模拟真实的数字通信信号场景，数字通信信号发生器是必不可少的仪器。
市场上的通信信号发生器价格昂贵，功能也比较简单。
而且此类通信信号发生器的输出符号不可控，信噪比和干扰信号比无法动态调整。
因此，不可能模拟多种调制类型的通信信号的混合环境。
用作通信对抗系统的性能测试信号源极其困难。
不方便。
因此，开展高精度通信信号和噪声干扰波形的重构方法研究具有重要的理论意义和实用价值。
1 ADSP-BF芯片简介 ADSP-BF是Blackfin系列的中高性能产品，专门针对多媒体（尤其是视频处理）和通信领域的各种应用。
它包含 2 个乘法器/累加器 (MAC)、2 个 40 位 ALU、4 个视频 ALU 和一个 40 位移位器。
BF 核心工作时钟可高达 MHz。
算术单元处理来自寄存器组的8位、16位或32位数据。
BF 的每个 MAC 每个周期可以完成一次 16 位乘 16 位乘法运算，并且可以将结果累加到 40 位累加器中，同时提供 8 位精度扩展。
其 ALU 单元执行标准算术和逻辑运算。
两个 ALU 可以处理 16 位或 32 位数据。
操作单元具有很大的灵活性。
因此，它可以满足各种应用中的信号处理要求。
ADSP-BF 将内存视为统一的 4GBytes 地址空间。
所有资源，包括内部存储器、外部存储器和I/O控制寄存器，都占用公共地址空间的相应部分，并且相互独立。
该地址空间的存储器部分以分层结构排列以提供高性能/价格比。
高速、低延迟、小容量存储器（如CACHE或SRAM）位置非常靠近处理器，而低速、高延迟、大容量、低成本存储器（如SDRAM或Flash） ）远离处理器。
BF中的L1内存是核心中性能最高、最重要的内存； L2存储器用于以较低的性能提供额外的存储容量：通过外部总线接口单元（EBIU）访问片外存储器系统；异步存储单元可连接4个异步存储体或IO接口，每个存储体可支持最大1MBytes的物理寻址空间；同步存储单元可通过SDRAM扩展，最多可访问MBytes的物理存储空间；存储器的 DMA 控制器提供高带宽数据传输能力，可在内部 L1/L2 存储器和外部存储器空间之间进行代码或数据的块传输。
此外，ADSP-BF还提供并行接口（PPI），可以直接连接并行A/D和D/A转换器、符合ITU标准的视频编码器和解码器以及其他通用外设。
PPI 包括一个专用时钟引脚、最多 3 个帧同步引脚和最多 16 个数据引脚。
PPI的通用模式分为四种主要工作模式，分别是：内部产生的帧同步信号的数据接收、外部产生的帧同步信号的数据接收、内部产生的帧同步信号的数据发送、外部产生的帧同步信号的数据。
发送。
每个PPI_CLK时钟周期最多可传输16位数据，广泛应用于各种数据采集和数据传输场合。
2 系统硬件设计 数字通信信号发生器系统分为两大模块：微机模块和波形发生模块。
微机为通用计算机或PC机，波形发生模块为设计的信号发生板。
图1显示了系统的总体框图。
通用微机首先根据用户输入的参数进行操作。
分别产生各类数字调制信号、高斯窄带白噪声和各类干扰信号，然后将数据通过USB接口传输到信号发生板。
信号发生板再通过波形发生控制器循环输出通信波形存储器和干扰/噪声存储器中的数据，最后通过DAC生成连续的数字通信信号波形。
图2所示为系统硬件设计框图。
硬件设计中的DSP1是整个系统的核心，它可以直接与微机通信，控制DSP2的加载和运行。
DSP1的加载方式为BMODE 01，从外部Flash加载； DSP2为BMODE 10，通过SlaveSPI接口加载。
DSP1首先通过USB接口接收微机传输的波形数据包，并以MDMA方式将数据包中的通信波形或通信环境波形数据传输至通信/通信信号环境波形数据存储器(SDRAM1)。
同时，噪声数据以SPI MDA方式传输到DSP2内部RAM，DSP2接收后，以MDMA方式将噪声/干扰数据分别存储到噪声/干扰数据存储段（SDRAM2）中。
DSP1通过SPI非DMA方式将信噪比/干扰信号比参数传输到DSP2的内部RAM。
通信数据的高位（D15）为基带码流数据，D14为同步信号，用于测试基带码流。
系统中所有波形参数采样频率为10MHz，数据容量为16M×16位，可存储1.5秒的波形数据。
数据位的有效数量是14位。
DSP1通过PPIDMA模式直接从SDRAM1循环读取通信波形数据，传输到DAC1生成通信波形。
DSP2利用程序生成随机地址获得MDAM0的起始地址，然后将存储的噪声波形数据从SDRAM2读取到DSP2内部RAM中，并根据信噪比对内部RAM中的幅度进行加权，然后传输到DAC2，产生噪声波形。
如果存在干扰信号，DSP2需要通过MD-MAl将干扰数据读入内部RAM，根据干扰信号比对内部RAM中的幅度进行加权，然后与噪声叠加，然后输出通过PPI DMA传输到DAC2，产生干扰和噪声。
混合波形。
PPI时钟PPI_CLK信号由每个DSP的定时器产生。
两个DAC的位数为14位，设置为4倍插值模式，即DAC输入数据速率为10MSPS，输出转换速率为40MSPS。
DAC转换所需的时钟与PPI_CLK共享，DAC连接到BFPPI总线的低14位PPI13~PPI0。
基带码流通过DSP1的PPI15引脚输出，同步信号通过DSP1的PPI14引脚输出，输出波形由74AC4驱动。
DAC输出的模拟信号经过AD缓冲器放大，信号和噪声合成后分成两路，可作为测试波形和信号源。
如果需要模拟通信信号环境，需要在微机中计算出多个信号的叠加数据，然后传输到通信/通信信号环境数据存储器（SDRAM1）中。
其他流程与通讯方式相同。
该模式下无法测试基带码流，但仍可以测试同步信号。
3 系统软件设计 系统中的微机采用Windows/XP操作系统，其USB驱动程序采用DDK开发，控制应用程序可通过VS开发。
计算机可根据用户的情况生成2ASK、2FSK、8FSK、2PSK、2DPSK、QPSK、QDPSK等通信信号或其混合通信环境信号、窄带高斯白噪声及噪声干扰、本频段干扰、梳状干扰等输入参数。
相关干扰信号。
可以将数据打包并通过USB接口发送到信号发生板。
然后计算机通过发送控制命令字对数据进行处理，主要是开始输出波形、停止输出波形、更新波形数据、更新通信信号环境波形数据、更新干扰/噪声数据、更新信噪比或干扰-信号比。
系统的软件设计主要是对BF进行编程。
Blackfin系列DSP在软件方面支持C语言和汇编语言，并且还支持两者的混合编程。
C语言程序结构好、可读性强、易于移植，但中断处理速度慢。
汇编语言处理速度快，但可读性差，调试困难。
C 语言和汇编语言的混合编程结合了各自的优点，可以构建结构良好、执行速度快的程序。
本系统的软件程序流程图如图3所示。
另外，在编程过程中还应注意以下事项： （1）无论是使用C语言还是汇编语言，相同的都只有一套。
系统中可用的寄存器。
因此，要使用这些寄存器，子函数必须先保存并在返回前恢复。
。
(2) 寄存器必须严格按照类型使用。
不同类型的寄存器不能混合使用。
(3)尽量节省寄存器资源。
(4)为了提高代码执行速度，必须善于使用并行指令。
在本系统中，广泛使用了中断和DMA方式。
主要使用PF中断、MDMA中断、SPI DMA中断和PPI DMA中断。
系统中断控制器可以控制所有系统中断并管理它们的优先级。
。
DMA不需要内核参与。
DMA操作期间，内核可以用于计算，也可以响应中断。
系统上电后，DSP1首先从Flash中读取自己的加载代码，然后从Flash中读取DSP2的加载代码并通过SPI接口传输到DSP2来加载DSP2，最后初始化系统时钟、SDRAM 、NETUSB控制芯片进入等待微机用户指令状态。
4 4 结论 该数字通信信号发生器只需在通用微机或PC上安装软件即可。
其成本低、效率高、实时性好，特别是在通信对抗信号源仿真方面。
也显示出无与伦比的优越性。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-18
06-18
最新文章
PCBA质检员的日常工作内容
美国法院裁定VoIP不属于电信服务，需征税
雷达嵌入式工控主板如何使用？工控主板故障分析
摩托罗拉在西班牙促销Z8手机
中宇买下了一台三星机型，品牌和规模是合作的主要原因
舰载军用加固计算机热设计
谷歌开始对仍由HTC生产的谷歌手机进行内部测试
英国EE分享LTE发展经验教训，面临终端-语音-回传三大挑战