林诺医药完成Pre-A轮融资，普华资本领投
06-17
DS是DALLAS公司生产的单总线四通道逐次逼近型A/D转换器芯片。
其输入电压范围、转换精度位数和报警阈值电压均可编程；每个通道都可以使用自己的存储器来存储电压范围设置、转换结果和阈值电压等参数。
在正常模式下，其串行通信速率为16.3kbps，而在超速工作模式下，速率可达kbps。
片内16位循环冗余校验码发生器可用于检测通信的正确性。
DS采用8引脚SOIC小体积封装。
它可以由单个 5V 电源或寄生电源供电。
该芯片正常工作时的功耗仅为2.5mW，空闲时的功耗为25μW。
可以并联多个DS或其他具有MicroLAN接口的单总线芯片。
CPU只需要一根端口线就可以与许多单总线芯片进行通信，并且占用微处理器上的端口较少，从而节省了大量的引脚。
和逻辑电路。
1 DS 引脚排列及内部结构 1.1 引脚功能 DS 采用 8 引脚 SOIC 封装，其引脚功能描述如下： 1 引脚（VDD）：工作电源连接 输入终端; 2脚（N.C）：浮动脚； 3脚（DATA）：串行数据输入/输出端； 4脚（GND）：接地端； 第5脚（AIN-A）：模拟电压输入端A； Pin 6（AIN-B）：模拟电压输入端B； 7脚（AIN-C）：模拟电压输入端C； Pin 8 (AIN-D)：D 模拟电压输入端子。
1.2 内部结构 DS 的内部结构如图 1 所示，光刻 ROM 中的 64 位序列号是出厂前光刻的，可以视为 DS 的地址序列号。
64位光刻ROM的排列是：前8位（20H）是产品型号，接下来的48位是DS本身的序列号，最后8位是前面56位的循环冗余校验码（CRC=X8+X5+X4+1）；光刻ROM的作用是使每个单总线器件的地址不同，以便在一条总线上可以连接多个单总线芯片。
对于一线端口，在ROM功能建立之前，无法实现其他功能。
总线控制器必须首先通过DATA引脚向DS提供ROM功能控制命令（8位）。
其7个功能控制命令为： (1)读ROM，命令字[33H]； (2) 匹配ROM [55H]; (3) 搜索ROM [F0H]; (4) 跳过 ROM [CCH]； (5) 条件搜索ROM [ECH]; (6)超速跳过ROM[3CH]； (7) 超速匹配ROM [69H]。
执行SuperSpeed Skip ROM或SuperSpeed Match ROM命令可以使串行通信速率高达kbps。
如果多个设备连接在一条线上，这些命令将在每个设备的 64 位 ROM 部分上运行，并选出一个特定的设备。
然后对选定的DS执行下一步A/D转换控制命令和读写存储器命令。
所有命令或数据读写均从最低位开始。
1.3 存储器 DS 内部有 24 个地址相连的 8 位存储器，可分为 3 页，每页 8 字节。
第0页是A/D转换结果存储器，每个通道占用2个字节，共16位。
当芯片上电复位时，该页清0；第1页是A/D转换控制和状态存储器；第2页是各通道输入的高/低限报警值记忆。
2 转换及读写控制 2.1 转换控制 DS 转换控制首先通过其 DATA 端子串行发送转换命令字[3CH]，然后发送通道选择字和预置控制字，最后启动A/D转换器进行转换。
DS 的通道选择字和预置控制字的含义如表1 所示。
通道选择字中对应位为1，表示该通道参与转换。
当同时选择多个通道时，转换顺序为A→B→C→D，未选择的通道将被跳过。
A/D 转换时间可近似为： 转换时间 = 通道数 × 转换精度位数 × 80μs + μs。
当所有通道转换完毕后，系统会发出读内存命令，以获取转换结果和相应的状态。
预置控制字可用于预置相应通道的转换结果存储器。
当SET和CLR=00时，不预置，即保持最后的转换值；当SET和CLR = 01时，转换前预设为全0；当SET和CLR=10时，预设为全1；但是， SET 和 CLR=11 是无效组合。
2.2 存储器读/写控制 读存储器命令可用于读取转换结果、工作状态和阈值设置值等。
总线管理器首先发送读存储器命令字[AAH]，然后发送两字节 16 位“起始数据”存储器地址。
读取总线上一个字节的数据后，地址自动加1，然后读取下一个数据；当读该页时，接下来读取的两个字节是内部自动生成的16位循环冗余校验码，它由前面发送的命令字、地址和读存储器数据组成。
并根据以下表达式生成： CRC16＝X16＋X15＋X2＋1 写内存命令主要是针对第1页和第2页的内存，其目的是写入各通道的工作模式控制字以及对应通道的高低阈值设置值。
总线管理器首先发送写存储器命令字[55H]，然后发送两字节16位存储器起始地址，然后将要写入的数据一一发送，地址也自动加1。
如果刚写入一条数据后就进行读操作，读出的数据应该与上次写入的数据完全相同。
该功能可用于比较写入和读取的数据，以确定传输的正确性。
如果软件验证时发现读/写传输错误，则必须初始化DS芯片并重新进行读/写操作。
2.3 DS工作时序 DS的一线工作协议流程为：初始化→ROM功能命令→存储器读写/转换控制功能命令→数据传输。
其工作时序包括初始化时序、写入时序和读取时序。
图2所示为正常工作模式下的工作时序。
3 DS 与单片机的典型接口设计 图3 是MCS-51 系列单片机与DS 的典型连接电路。
DS的DATA端连接到AT89C51的P1.0。
本电路采用外部电源，DS的VCC端采用5V电源供电。
本例仅对D通道进行A/D转换，AIN-D接模拟信号输入； AIN-A和AIN-B外接上拉电阻接电源，其输出可作为D通道的上下限报警信号。
如果单片机系统使用的晶振频率为12MHz，则可以根据DS的初始化时序、写时序、读时序编写三个子程序： INIT为初始化子程序，可用于发送复位脉冲并接收存在脉冲； WRITE 是用于写入（命令或数据字节）的子程序； READ是读取数据的子程序。
所有要读取或写入的命令或数据字节都放置在 A 寄存器中。
通过主机控制DS完成A/D转换一般需要以下步骤：初始化、发送ROM功能命令和相应的64位光刻ROM数据、选择特定芯片、写入工作模式控制字和高/低电平 若 D 通道设置为 5.1V 输入范围，则转换精度为 12 位，高报警阈值为 3.0V（96H），低报警阈值为报警阈值为2.0V（64H），A路和B路作为报警输出，最后将转换结果放在30H和31H处。
那么其子程序CTLAD的具体程序表如下： CTLAD: LCALLINIT;发送复位脉冲并接收存在脉冲 如果线路上连接有多个DS等单总线接口芯片，则使用寄生电源、超速模式、通信时需要验证的子程序CTLAD的编写可能会比较复杂。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-17
06-18
06-08
06-06
06-18
06-17
06-18
最新文章
PCBA质检员的日常工作内容
美国法院裁定VoIP不属于电信服务，需征税
雷达嵌入式工控主板如何使用？工控主板故障分析
摩托罗拉在西班牙促销Z8手机
中宇买下了一台三星机型，品牌和规模是合作的主要原因
舰载军用加固计算机热设计
谷歌开始对仍由HTC生产的谷歌手机进行内部测试
英国EE分享LTE发展经验教训，面临终端-语音-回传三大挑战