浪潮携手环球仪器，用FuzionOF组装机攻克异形组装挑战
06-06
MHz 附近的射频干扰会影响包含 AD (LeMansLCR+) 数字基带处理器的调制解调器与主机处理器之间配置为 UART 的串行通信端口。
出现的问题是连接到 ADGPIO_1 引脚的 UARTRX 信号中存在噪声，每当存在射频 (RF) 干扰源时，信号平均电压就会远离其预期值。
平均电压偏移的幅度取决于射频源的功率和频率。
图 1 显示了当 RF 功率放大器打开时，进入 AD 的 GPIO_1 引脚上的 UARTRX 信号如何受到影响。
在图 1 中，进入 AD 的 UARTRX 以粉色显示，来自主机处理器的 UARTTX 信号以紫色显示，功率放大器使能以黄色显示，ADVEXT 电源以绿色显示。
图 1：UART 通信端口的 RF 干扰 当功放开启时（黄色），UART 数据从主处理器的 TX 引脚传输到 AD 的 RX 引脚（桃色）时发生故障，原因是RX信号上升到高低电平中间位置，与TX信号不一致（紫色）。
在第二个脉冲期间，当功率放大器打开时，主处理器的TX引脚和AD的RX引脚都应保持高电平；但 TX 引脚上有噪声，并且 RX 信号降至高低电平。
平中间位置。
另请注意，当功率放大器打开时，VEXT 电源电压（绿色）上的噪声会增加并略有增加。
不过，问题一定与功放使能信号和同一调制解调器的功放无关，因为来自附近其他手机或信号发生器的 RF 能量也会影响进入 AD 的 UARTRX 信号。
当使用信号发生器扫描来检查对 RF 干扰的敏感性时，最差的情况是 MHz 左右，在高频或更低频率时结果更好。
主处理器和AD之间的该信号串联电阻用于将逻辑高电平从3.3V降低到2.8V。
该电阻的额定阻值为10kΩ。
你可以用一个更小的电阻来代替它，包括0Ω电阻，因为降低电阻可以减少噪声，但这并不能解决问题，除非你用短路来代替它。
这个问题并非AD独有。
其他厂商的芯片也有类似的现象。
例如，SN74AVCA5GR在引脚37上也存在同样的问题。
其功能框图请参考图2。
图2：SN74AVCA5GR功能框图 这里1DIR和2DIR为高电平，OE为低电平，所以操作是从端口A到端口B，引脚37（1A7）将接收来自另一芯片的数据组数据。
这意味着它是一种输入类型。
当附近有射频干扰时，即在测试点附近（5米以内）用手机拨打电话，测试SN74AVCA5GR的37脚信号。
图3为设备未上电（未知I/O状态）时的异常输出，图4为设备上电（输入状态）时的异常输出。
图3：低电平上升 干扰原理 进入AD的UARTRX信号的这种“RF干扰拾取”行为的发生集中在一个特定的RF频率上，而这些信号走线并没有被完全阻挡。
这种现象可以解释为：主板的印制导线拾取干扰，是因为导线上存在寄生电感、寄生电阻和寄生电容，导线两端接高阻；一侧是10kΩ电阻，另一侧是CMOS输入。
电路板上的电线就像具有 1/4 波长响应的天线。
图4：高电平缩减 在客户模块中，计算GPIO1线时，模块上按30mm计算，而主板上约为15mm。
因此，这条线路能够拾取 RF 噪声并对 MHz 敏感也就不足为奇了。
详情请参见图5。
图5：射频干扰计算公式 根据上述理论，建议在信号通道中添加电容，以阻尼射频干扰振荡。
电容的作用是改变天线的调谐频率，降低天线阻抗从而降低天线增益。
然后我们听到报告称，通过选择合适的电容器，噪声已降低到可接受的水平。
该信号的直流偏移可由任何 CMOS 输入输出引脚上的二极管生成。
它们通常被称为 ESD（静电放电）保护二极管，但当配置为输出时，它们实际上是用于控制引脚的晶体管的耗尽区；这些晶体管通常具有双重用途，即当配置为输入时还充当引脚上的 ESD 保护器件。
因此它们在所有CMOS输入/输出电路结构中都是不可或缺的。
这些二极管是正向偏置的，当信号幅度导致二极管电压降（大约0.6V）在正向超过VEXT，或在反向低于地时，信号将被钳位。
为了使信号幅度随着天线频带内射频能量的增加而增加，信号的平均电压将接近 VEXT 电压的一半。
这个解释让我们知道信号的峰峰值范围是从VEXT.6V到-0.6V。
但示波器测得的幅度要小得多。
为了解释为什么幅度减小，我们估计这是由于示波器探头和接触电阻引起的衰减，或者数字示波器的采样率不够，例如为了采集1GHz附近的完整信号（特别是对于给定的显示窗口~10ms），实际采样率可能比所需的2G样本/秒慢得多。
该理论如图 6 所示。
图 6：直流电压偏移观测的解释说明 RF 干扰信号由印刷线路拾取并馈入芯片。
标准芯片输入/输出衰减器充当所有CMOS输入-输出引脚（芯片输入/输出）部分的整流器，二极管正向偏置，信号摆幅超过二极管压降（约0.6V）VEXT向前方向，或相反方向低于地面。
夹紧。
同时，示波器和/或探头无法测量GHz级别的频率，其性能相当于低通滤波器。
结果，“某些”输入/输出引脚上出现异常电压（取决于连接到输入/输出引脚的印刷线和EMC设计水平）。
还有报道用0Ω电阻代替10kΩ串联电阻。
这并不能消除干扰或直流电平偏移，但用短线替换可以。
关注这些电阻可以说明，即使是0Ω电阻，由于封装中串联了一定量的电阻，也会产生寄生电感。
当考虑高频时，该串联 RL 组件的作用更像是低通滤波器，而不是纯电阻器。
如此看来，在发生干扰的RF频段内，电阻元件仍然有可能具有相当大的阻抗。
解决方案 您可以通过两种方式减少/消除上述影响： 1.消除/减少“干扰源”，增加系统抗干扰（EMC防护）能力，如将射频电路与其他数字电路集成隔离，增加独立的射频和基带屏蔽区域，保持良好的接地，手机外壳使用EMC材料。
2。
为了消除这种“干扰”，通常应使用一个小电容器（注意该电容器放置在靠近I/O引脚的位置）。
通过在 (AD.GPIO1) (UART_Rx) 测试点附近添加一个 27pf 电容接地。
从示波器测量可以看出，输入/输出直流偏移已消除。
且UART通讯口相应误码率正常。
详细信息请参见图7和图8。
图 7：低电平正常迹线。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-18
06-21
06-18
06-18
06-08
06-18
06-21
最新文章
使用电子管有哪些注意事项？如何检查电子管之间是否短路？
博通支付1200万美元和解SEC财务欺诈指控
八名运营商高管确认加入虚拟运营商
内蒙古农牧区雷电灾害成因分析及防雷对策
北京联通将5G应用于世园会远程医疗急救
TD-SCDMA最后一轮冲刺测试启动，产业前景更加光明
专访阿里云总裁王健：云计算服务平台梦想成真
USB2.0控制器CY7C68013的接口设计与实现