我去参加了中国最大的Web3聚会，发现人们想要的并不是Web3
06-18
1.简介 目前，逆变器越来越多地应用于许多领域。
逆变器的研究意义重大，具有广阔的工程应用前景。
常见逆变器技术的控制方法大致分为开环控制的载波调制方法和闭环控制的跟踪控制方法。
跟踪控制方法属于闭环控制。
闭环反馈中的检测环节需要与高压主电路隔离，避免高压侧电磁噪声对控制电路的干扰。
高性能跟踪逆变器对反馈的实时性要求较高，因此要求反馈链路具有高速隔离和传输模拟信号的能力。
目前最常用的隔离技术可分为线性隔离和数字隔离。
线性隔离器存在温漂、线性度差、鲁棒性弱等问题，难以满足宽带、高精度隔离传输的要求。
在现代跟踪控制逆变器领域，大多采用数字控制。
如果在高压侧将模拟量转换为数字量，然后通过高速隔离芯片传输数字量，就避免了模拟量隔离传输的问题，并且满足数字控制的要求。
因此，本文研究并设计了一种基于高速隔离芯片的高速串行隔离ADC。
该数字隔离ADC频带宽、延迟小、稳定性高、电路结构简单。
采用FPGA作为控制器，很好地实现了模数转换和隔离传输。
2．隔离模块的基本工作原理 2.1 工程背景介绍 图（1）所示为基于RC检测的跟踪控制原理框图。
FPGA通过高速隔离芯片控制高速串行ADC，将电容电压实时转换为数字量，并通过隔离芯片将数字量读回到FPAG。
通过这个高速隔离ADC，也就是图（1）中虚线框内的部分，对电压波形进行实时采样和跟踪，并根据具体的跟踪控制算法产生相应的SPWM控制信号来驱动半桥主电路。
假设逆变器单元的开关频率为10KHz，最小占空比为10%。
根据香农定理，ADC采样频率至少为KHz。
在工程应用中，一般留有7～10倍的余量，因此高速ADC的采样频率应在1MHz左右。
MAX是一款10位单极性串行ADC，可以实现1.8MHz的采样频率。
可见MAX在采样频率和输出精度方面满足跟踪控制的要求。
同时，串行ADC控制引脚少，占用控制器I/O端口少，需要的隔离芯片少，电路结构简单，可靠性高。
隔离芯片采用ISOD，传输带宽可达MHz。
2.2 高速数字隔离ADC实现原理 本文主要研究高速隔离ADC的实现方案，即图（1）中虚线框内的部分。
该部分原理图如图（2）所示。
图中，FPGA产生的两个输出信号是Clk1和Sta1。
Clk1通过隔离芯片输出信号Clk作为串行ADCMax的时钟信号，频率为24MHz。
Sta1通过隔离芯片输出信号Sta作为ADC的启动控制信号，频率为1.5MHz。
ADC的转换结果为Data信号，Data1信号通过隔离芯片输出，送回FPGA。
各信号的相位关系如图（3）所示。
其中，信号A、B、C、Dclk分别为Clk、Sta、Data，是FPGA内部移位寄存器的时钟信号，以便存储每一位串行数据。
信号B的下降沿启动ADC进行转换。
从 t0 到 t1 的时间段是 ADC 转换时间。
Clk的第四个上升沿输出数字量的最高位，4nS后稳定。
在每个时钟信号Clk的上升沿依次产生下一位数字量，并在每个Dclk的上升沿将串行数据锁存在移位寄存器中。
LSB 之后有两个无效位，分别是 S1 和 S0。
启动信号延迟3个Clk后才开始下一次。
图（4）是利用FPGA实现的控制隔离ADC的软核原理描述图。
FPGA产生频率为24MHz的Clk。
信号经过隔离芯片，成为图（3）中的信号A。
该信号直接作为Max的时钟信号输出。
Clk1 还充当启动信号的时钟信号。
采用十六进制计数器对Clk1进行计数，产生信号Sta1，信号Sta1经过隔离芯片，成为图（3）中的信号B。
Sta1 对 3 个 Clk1 保持高电平，对 13 个 Clk1 保持低电平。
因此Sta1的工作频率为1.5MHz，占空比为12.5%。
另一个十六进制计数器由Sta1信号的下降沿开始计数，通过隔离芯片产生如图（3）所示的信号Dclk。
该信号作为移位寄存器的时钟信号，将10位串行数据依次移入寄存器。
最后一个时钟信号启动锁存器，将串行数据转换为并行数据，并将其锁存在输出处，供 FPAG 内的跟踪控制算法使用。
3。
实验结果 如图（5）所示，为FPGA控制Max的时序实验波形图。
参考电压为2.5V。
图中的信号Sta、Clk和Dclk分别对应于图(3)中的信号A、B和D。
从实验结果可以看出，Max的时钟频率为24MHz，启动转换信号频率为1.5MHz，完全符合ADC时序要求。
图（6）为隔离前后两个信号的对比。
波形S是频率为10KHz的输入模拟信号。
为了调试方便，外接了一个刷新频率为1MHz的双极性DAC。
数字量经ADC隔离采样后，通过DAC转换为模拟量，即图（6）中的波形P。
可以看出数字隔离ADC工作正常，初步验证了方案的可行性。
图（7）为添加隔离模块后跟踪控制原理实验的跟踪波形。
高压侧电磁干扰对控制电路的影响大大降低。
这为实现高性能逆变器单元提供了可能性。
4．结论与展望 本文设计的基于高速串行模数转换器Max和高速隔离芯片ISOD的数字隔离方案的可行性已通过实验得到验证。
采用FPGA作为控制器，初步验证了隔离模块控制序列的正确性，为跟踪逆变单元的检测环节提供了隔离解决方案，有效抑制了高压侧对控制电路的噪声干扰。
然而，由于所选 DAC 的性能较低，因此未执行较高频率信号的测试。
这将在今后的工作中得到进一步验证和完善。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-17
06-17
06-21
06-17
06-21
06-17
06-18
最新文章
使用电子管有哪些注意事项？如何检查电子管之间是否短路？
博通支付1200万美元和解SEC财务欺诈指控
八名运营商高管确认加入虚拟运营商
内蒙古农牧区雷电灾害成因分析及防雷对策
北京联通将5G应用于世园会远程医疗急救
TD-SCDMA最后一轮冲刺测试启动，产业前景更加光明
专访阿里云总裁王健：云计算服务平台梦想成真
USB2.0控制器CY7C68013的接口设计与实现