上海瀚宇医疗科技申请香港IPO
06-18
0 简介 随着我国航天技术的不断进步，深空测距技术越来越受到重视。
在深空测距系统中，中频信号发生器对系统性能具有重要意义。
在USB（统一S频段）系统中，采用原有模拟电路实现的发射模块存在性能不完善、输入动态范围小、可控性差、无法适应中心频率大规模变化、尺寸较大等问题。
为了解决上述问题，可以在标准化的通用数字调制信号发生器平台上通过外围控制电路来改变载波中心频率、输出功率、相位调制指数、测距音调开/关控制等参数。
以软件无线电思想为核心，基于PLD（可编程逻辑器件）的通用调制信号发生器的设计，进一步为实现中频USB侧音测距信号提供了硬件设计和软件设计思路及仿真结果。
并且片上硬件数据采集结果证明了输出信号的正确性，同时实现了灵活的参数可控性。
1 USB侧音测距原理 USB系统中可用的测距信号包括伪码、侧音和伪码加侧音，形成不同的测距系统。
目前，微波统一系统中最常用的是纯侧音测距。
USB系统侧音测距信号是正弦调相波，由K个正弦副载波（可通过信息调制）调制而成。
为了减少调制子载波之间的互调干扰，调制方法为窄带相位调制。
该调制信号表示为： 其中：A 为载波幅度； ωc为载波角频率； mi为第i个正弦子载波对载波的相位调制指数； Ωi 是第 i 个正弦副载波的角频率。
USB系统使用7种侧音，主侧音为kHz，次侧音为20kHz、4kHz、Hz、Hz、62Hz和8Hz；经过频谱折叠处理后，副侧音变成kHz，20kHz、16Hz、16.8Hz、16.16Hz、16.Hz、16.Hz称为虚拟副侧音。
最高侧音的选择与测距精度要求有关，第二侧音是侧音匹配和去模糊所必需的。
在纯侧音测距系统中，侧音传输有两种方式：“同时传输”和“顺序传输”。
我们采用侧音同时传输的方式。
这样，始终发送主侧音f7，而在去模糊阶段，每次根据侧音频率从高到低依次发送虚拟副侧音。
将主侧音和虚拟副侧音按照音调传输的顺序逐级进行匹配和去模糊，直到完成主侧音和最低侧音的匹配，即进入无歧义测距阶段。
此后，仅发出一个主侧音。
发送流程如图1所示。
2 AD功能介绍 AD是美国Analog Devices公司生产的一款内置14位D/A转换器的直接数字频率合成器（DDS）集成电路。
基本框图如图2所示。
AD采样速度达到1GSPS（每秒10亿个样本），同时功耗比其他DDS低50%以上，动态性能高达MHz 输出频率，当应用于无线和有线系统时，sFDR（无杂散动态范围）高达 80 dB 以上。
利用AD调制器或QDUC（正交数字上变频器）提供的高达MHz IF的实时输出来达到简化数据传输的目的。
AD还提供了用于快速编程的宽并行接口，具有更新速率为MHz的16位并行端口，允许每8 ns更新一次32位频率控制字。
这种快速编程能力使其可用于需要极快频率或相位变化的应用，例如高速波形发生器、跳频合成器、安全通信以及各种雷达和扫描系统。
此外，AD 支持高达 MHz 输出的 QDUC。
由于AD集成了高速DDS、14bit D/A转换器、时钟乘法电路和数字滤波器，因此当应用于无线或有线通信基础设施系统时，都可以使用。
在基带上实现变频，使数据传输变得简单、低成本、高效率。
1 GSPS 的 NCO（数控振荡器）和 D/A 转换器允许 AD 提供高达 MHz 的直接输出，从而无需上变频级并降低滤波器要求。
AD的主要特点：32位相位累加器； SPI接口，波特率高达2Mb/s；内置1×32位RAM，可实现内部调制功能；内部1.8V供电，超低功耗；内置低噪声参考时钟乘法器允许使用低成本、低频外部时钟作为系统时钟，同时仍提供出色的动态性能；支持测试矢量和幅度斜坡控制功能。
3 系统设计与实现 系统具体实现框图如图3所示。
硬件设计主要包括外围控制、FPGA、AD和滤波放大电路。
3.1 外围控制模块设计 外围控制模块主要由PC机和相应的外围控制电路组成。
主要用于控制主副边音的选择以及主副边音对应的相位调制指数。
选择。
3.2 FPGA设计 本设计中，FPGA（现场可编程门阵列）采用XILINX公司生产的XC3S。
主要采用VHDL可编程语言编写核心处理模块的硬件开发程序，包括时钟生成模块、侧音生成模块和初始化模块三个模块的设计。
如图4所示。
时钟产生模块（clk_module）主要用于提供系统所需的统一工作时钟和AD所需的差分时钟Clk_P和Clk_N，并为系统提供复位信号。
侧音生成模块（ceyin_module）使用XILINX提供的DDS IP CORE直接生成所需的主侧音和虚拟副侧音。
通过计算控制字作为DDS的输入，可以得到相应频率的正弦信号输出，然后通过乘法器与外围控制模块发送的各自的相位调制指数m1和m2相乘，然后发送到加法器用于添加。
最后，通过查找表输出两个正弦和余弦信号，作为AD的两个输入信号。
初始化模块（AD_init）用于产生AD配置信号，如片选信号CS、串口数据写入SDIO信号等。
使用Modelsim SE 6.0进行串口写入数据的时序仿真如图5所示. 3.3 AD设计 在式(2)中，将侧音信号与载波信号进行正交调制即可得到所需的侧音测距信号。
设计中采用AD的QDUC模式。
将FPGA发送的I/Q信号和AD内部DDS产生的载波信号进行相位调制后输出。
经过带通滤波后，即可得到所需的中频（70 MHz）。
USB信号。
使用XILINX公司的ChipScope Pro 8.2i进行实时数据采集。
ChipScope Pro是XILINX公司FPGA的在线片上信号分析工具。
它可以通过JTAG口在线实时读取FPGA内部信号。
数据观察窗口采集到的数据如图6所示。
4结论 本文给出了一种基于FPGA和AD的侧音测距信号发生器的设计。
设计过程中，充分利用FPGA中独特的IP CORE来实现设计中所需的DDS和乘法。
具有加法器、加法器和查表功能，不仅简化了实现程序，而且节省了资源。
同时，通过外围控制模块的设计，实现灵活的参数可控性。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-18
06-18
06-17
06-18
06-17
06-18
最新文章
使用电子管有哪些注意事项？如何检查电子管之间是否短路？
博通支付1200万美元和解SEC财务欺诈指控
八名运营商高管确认加入虚拟运营商
内蒙古农牧区雷电灾害成因分析及防雷对策
北京联通将5G应用于世园会远程医疗急救
TD-SCDMA最后一轮冲刺测试启动，产业前景更加光明
专访阿里云总裁王健：云计算服务平台梦想成真
USB2.0控制器CY7C68013的接口设计与实现