参观环球资源香港展，看中国制造的产品力和品牌力
06-18
摘要：本文介绍了一种新型列车录音设备的系统架构、特点及软硬件实现方法。
采用DSP技术对语音信号进行处理、压缩和记录，实现机车语音联控并记录当前列车状态信息，从而规范乘务人员的工作条件，并配合监控设备分析列车故障。
关键词：A/D转换；语音数据编码；循环冗余校验 前言 列车运行监控记录装置在铁路安全运输过程中发挥着巨大作用，但缺点是没有语音记录功能。
为了解决这一问题，本文根据铁道部的技术要求，研发了一种新型列车录音设备。
该设备主要用于记录乘务员和机车的联控情况，并可配合监控装置分析行车事故，为机务部门和运输部门的科学管理提供新的技术手段。
考虑到通用设备的技术指标和标准，对于语音的数字化，采样频率为16KHz，量化精度为16位。
编码方面，采用MPEG-2压缩编码方式。
硬件系统组成 录音装置如图1所示，整个系统由ADC、DSP、CPLD控制器、Flash大容量存储器和LCD显示器组成。
本系统中采用ADC来完成信号转换。
数据格式在 16、18 和 20 位之间可选。
DSP是系统的核心数字处理器。
它功能强大，完成了数字信号的压缩编码。
CPLD 用于ADC、Flash、LCD显示器等器件的数据传输控制和初始检测设置。
Flash用于存储数据，LCD显示屏用于显示当前系统状态，如运行等待、数据处理等。
系统上电后，如果有语音信号，则输入到ADC，得到一串数字信号，送入DSP进行数据压缩编码。
压缩编码后的数据由CPLD存储在Flash中。
整个系统以管道方式工作。
数据采集??、压缩编码、存储同时进行。
A/D转换器UDATS UDATS是Philips公司生产的单片立体声A/D、D/A转换器。
工作电压3.0V，信噪比97dB，具有双通道输入功能，采样频率16、32、44.1KHz可选。
UDATS和DSP构成语音信号采集系统，主要涉及位采样时钟（BCK）、字同步时钟（WS）、采样数据输出（DATAO）、系统时钟输入（SYSCLK），这些都有时序要求。
脚。
系统中DATAO作为输出引脚，与DSP的BDR0引脚相连； BCK、WS和SYSCLK用作输入引脚，它们的时序由DSP提供。
UDATS的系统时钟只能是Fs、Fs、Fs。
系统时钟的选择和设置可以通过编程状态寄存器的SC0位和SC1位来实现。
这里Fs是语音信号的采样频率。
采样数据时，WS用于指定UDATS的DATAO输出的有效数据。
系统采样VINL（左声道）端口时，WS的上升沿表示一帧数据的开始，下降沿表示一帧数据的结束；当系统采样VINR（右声道）端口时，WS的下降沿表示一帧数据的开始，上升沿表示一帧数据的结束。
)this.width=" border=undefined> 图1 整体系统结构图 UDATS提供L3端口，使用CPLD控制器对L3、L3DATA、L3MODE和L3CLOCK这三个引脚进行编程。
,当L3MODE引脚为低电平时，通过L3DATA引脚输入寄存器地址信息；当L3MODE引脚为高电平时，通过L3DATA引脚输入有关寄存器设置（如设置芯片）的数据信息。
L3MODE引脚。
系统时钟频率、数据输入格式、芯片工作模式等）连接到DSP的McBSP（多通道缓冲同步串口），从而保证DSP的各种同步信号。
新数据的正常接收和接收到的数据的正常处理如图2所示。
语音编码器TMSVC 数字语音信号的压缩需要大量的数字信号处理。
，这是一般微控制器无法完成的，因此本系统采用TI。
DSP芯片TMSVC(以下简称C)对语音信号进行压缩。
C 通过其 McBSP 与语音采样转换器 UDATS 进行通信。
McBSP 提供全双工通信机制以及双缓冲发送寄存器。
缓存的接收寄存器允许连续的数据流传输，数据宽度在8、12、16、20、24和32位之间可选； McBSP 与 ADC 之间的通信是通过 BDR0 引脚实现的，通信过程由 BCLKR0、BCLKR1、BFSR0 等三个引脚控制来实现 )this.width=" border=undefined> 图 2 硬件连接UDATS 和 DSP 示意图 CPLD 低速控制 DSP 作为高速计算处理 该控制器不适合低速控制应用。
UDATS的检测和初始化、LCD的控制、Flash的存储控制都是低速控制。
本系统使用CPLD来完成这些任务。
CPLD为Altera的EPMS，开发仿真环境为Altera的MAX-PLUSII。
由于DSP地址线A0、A1、A2为某些芯片所使用，故总共选择6条地址线A3-A7、A15和I/O空间选择信号共同产生系统中各芯片的选通信号。
CPLD中的控制电路 负责产生各种读写信号，如Flash读信号MEM_RD和写信号MEM_WR等。
在本系统中，C需要产生很多控制信号（如Flash程序页的选择信号PPG2-PPGO等），并监视和读取外部状态。
由于C只有两个通用I/O引脚，因此采用CPLD来扩展其I/O端口。
CPLD内部通过8位DFF触发器实现数据输出。
另外，通过8个三态门，将8位输入状态放置在C数据总线的低8位上。
C有4个中断输入。
CPLD的中断选择模块可以从最多8个外部中断信号中选择4个作为C的中断输入，提高了系统的灵活性。
)this.width=" border=undefined> 图3 系统主程序 软件设计 软件设计主要包括ADC编程、语音数据压缩编码等 ADC编程 ADC采样，采样频率为16KHz，量化精度为16位，采样的位同步信号、帧同步信号、数据位时钟信号均由DSP提供，因此对McBSP相关寄存器的编程，如引脚控制。
寄存器（PCR）的编程、串口控制器（SPCR1、SPCR2）的编程、接收控制寄存器（RCR1x、RCR2x）和发送控制寄存器（XCR1）的编程，必须参考相关资料 )this.width=" border=undefined> 图4帧内编码流程 语音数据编码 本文采用通用的MPEG-2语音压缩编码算法。
该算法是帧数据结构编码。
一帧的采样点值是根据UDATS的16KHz采样频率计算的。
一帧数据的编码要求在72ms内完成。
C的指令周期为10ns。
当满足算法要求时，双通道实时编码需要10ms左右，因此C可以完成算法的实时编码。
主要包括以下几个方面：滤波器组操作；心理声学模型操作；量化编码；帧数据格式化。
滤波器组的作用是完成信号从时域到频域的映射。
心理声学模型的计算是利用点FFT对输入语音信号进行频谱分析，然后结合时频映射的结果计算人耳在各个子带的掩蔽特性。
量化编码是根据人耳的掩蔽特性和各子带的输出码率要求，计算各子带编码所需的比特分配信息，并对其进行线性量化编码的过程。
每个子带的数据。
程序的后续工作是按照MPEG-2标准对数据进行格式化。
目的是使数据编码后能够正确解码。
系统主程序如图3所示。
帧内编码是DSP按照MPEG-2标准对来自ADC的数字语音信号进行压缩编码。
流程如图4所示。
结论 系统上电运行后，经过多次实验测试，运行稳定。
目前，该设备已在现场调试使用，并开始部分装车运行，满足列车录音的实际需求。
参考： 1 飞利浦半导体。
版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
标签：
相关文章
06-18
06-08
06-17
06-21
06-21
06-18
06-17
最新文章
使用电子管有哪些注意事项？如何检查电子管之间是否短路？
博通支付1200万美元和解SEC财务欺诈指控
八名运营商高管确认加入虚拟运营商
内蒙古农牧区雷电灾害成因分析及防雷对策
北京联通将5G应用于世园会远程医疗急救
TD-SCDMA最后一轮冲刺测试启动，产业前景更加光明
专访阿里云总裁王健：云计算服务平台梦想成真
USB2.0控制器CY7C68013的接口设计与实现